-
公开(公告)号：CN114823508A
公开(公告)日：2022-07-29
申请号：CN202110584600.7
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种集成芯片,包含布置在衬底上方的第一晶体管和第二晶体管。第一晶体管包含在第一源极/漏极区与第二源极/漏极区之间延伸的多个第一沟道结构。第一栅极电极布置在第一沟道结构之间，且第一保护层布置在第一沟道结构中的最顶部第一沟道结构上方。第二晶体管包含在第二源极/漏极区与第三源极/漏极区之间延伸的多个第二沟道结构。第二栅极电极布置在第二沟道结构之间，且第二保护层布置在第二沟道结构中的最顶部第二沟道结构上方。集成芯片更包含布置在衬底与第一沟道结构和第二沟道结构之间的第一内连线结构以及耦合到第二源极/漏极区且布置在第一栅极电极和第二栅极电极上方的接触插塞结构。
-
公开(公告)号：CN114695403A
公开(公告)日：2022-07-01
申请号：CN202110493803.5
申请日：2021-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种集成电路、像素传感器及其形成方法。像素传感器包含衬底，所述衬底具有与背侧相对的前侧。图像传感器元件包括设置在衬底内的有源层，其中有源层包括锗。抗反射涂层(ARC)结构上覆于衬底的背侧。ARC结构包含上覆于衬底的背侧的第一介电层、上覆于第一介电层的第二介电层以及上覆于第二介电层的第三介电层。第一介电层的第一折射率小于第二介电层的第二折射率且第三介电层的第三折射率小于第一折射率。
-
公开(公告)号：CN114695136A
公开(公告)日：2022-07-01
申请号：CN202110507092.2
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L23/544 , H01L21/67
Abstract: 一种形成集成芯片的方法包括在半导体晶片的中心区之上形成多个半导体器件。半导体晶片包括在侧向上环绕中心区的外围区及设置在外围区内的圆周边缘。半导体晶片包括沿着圆周边缘设置的缺口。在半导体器件之上形成层间介电(ILD)层堆叠，且ILD层堆叠在侧向上设置在中心区内。在外围区之上形成接合支撑结构，使得接合支撑结构包括沿着接合支撑结构的圆周边缘设置的接合结构缺口。形成接合支撑结构包括将半导体晶片设置在下部等离子体禁区(PEZ)环之上，所述下部等离子体禁区(PEZ)环包括沿着下部PEZ环的圆周边缘设置的PEZ环缺口。
-
公开(公告)号：CN114628258A
公开(公告)日：2022-06-14
申请号：CN202110418859.4
申请日：2021-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50
Abstract: 本发明提供一种制造半导体配置的方法，包含：在第一晶片的第一晶片界面区中形成第一分子离子层；在第二晶片的第二晶片界面区中形成第二分子离子层；通过在朝向第一晶片界面区以及第二晶片界面区的方向上向第一晶片或第二晶片中的至少一个施加压力来形成将第一晶片界面区连接到第二晶片界面区的第一分子键；以及使第一晶片以及第二晶片退火以形成将第一晶片界面区连接到第二晶片界面区的第二分子键。
-
公开(公告)号：CN107316840B
公开(公告)日：2020-08-28
申请号：CN201710173055.6
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/98 , H01L25/065
Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
-
Patent Agency Ranking
公开(公告)号：CN109524388B
公开(公告)日：2020-07-31
申请号：CN201711085852.5
申请日：2017-11-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64 , H01L23/522
Abstract: 本发明实施例涉及具有集成电感器的半导体结构。本发明实施例揭示一种半导体结构，其包含：衬底；所述衬底上方的第一钝化层；所述第一钝化层上方的第二钝化层；及所述第二钝化层中的磁芯；其中所述磁芯包含第一磁性材料层及在所述第一磁性材料层上方的第二磁性材料层，所述第一磁性材料层及所述第二磁性材料层被高电阻隔离层分离，且所述高电阻隔离层具有大于约1.3欧姆‑厘米的电阻率。
-
公开(公告)号：CN113078181B
公开(公告)日：2025-03-18
申请号：CN202010513463.3
申请日：2020-06-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种集成电路装置与其制造方法。使用填充电阻切换随机存取存储器单元之间的区域且改变高度以与较高电阻切换随机存取存储器单元及较矮电阻切换随机存取存储器单元二者的顶部对准的介电复合物，来解决在包括不同高度的电阻切换随机存取存储器单元的装置中形成提供一致结果的顶部电极通孔的问题。可在介电复合物之上形成刻蚀停止层，以在较高电阻切换随机存取存储器单元及较矮电阻切换随机存取存储器单元二者之上提供相等厚度的耐刻蚀介电质。介电复合物使刻蚀停止层横向延伸远离电阻切换随机存取存储器单元，以在即使通孔开口未对准时仍保持通孔开口与电阻切换随机存取存储器单元侧之间的分开。
-
公开(公告)号：CN114695404A
公开(公告)日：2022-07-01
申请号：CN202110505958.6
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，本公开涉及一种集成晶片、图像传感器及其形成方法。图像传感器包括衬底。光检测器位于衬底中且包含延伸到衬底的第一侧中的半导体保护环。浅沟槽隔离结构延伸到衬底的第一侧中。外部隔离结构延伸到与衬底的第一侧相对的衬底的第二侧中到达浅沟槽隔离结构。浅沟槽隔离结构和外部隔离结构横向包围光检测器。内部隔离结构延伸到衬底的第二侧中且上覆光检测器。内部隔离结构通过衬底与光检测器竖直分离。此外，外部隔离结构横向包围内部隔离结构。
-
公开(公告)号：CN107316840A
公开(公告)日：2017-11-03
申请号：CN201710173055.6
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/98 , H01L25/065
Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约 的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
-
公开(公告)号：CN107134445A
公开(公告)日：2017-09-05
申请号：CN201611046804.0
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/50 , H01L21/50
CPC classification number: H01L25/0657 , H01L24/02 , H01L24/06 , H01L25/50 , H01L23/528 , H01L21/50 , H01L23/50
Abstract: 本发明实施例提供一种3DIC结构及其形成方法。所述结构包含上覆在第一衬底上的第一电介质层。第一连接垫放置在所述第一电介质层的顶部表面中且接触第一重布线。第一虚拟垫放置在所述第一电介质层的所述顶部表面中，所述第一虚拟垫接触所述第一重布线。第二电介质层上覆在第二衬底上。第二连接垫及第二虚拟垫放置在所述第二电介质层的顶部表面中，所述第二连接垫接合到所述第一连接垫，且所述第一虚拟垫以与所述第二虚拟垫偏离的方式定位，使得所述第一虚拟垫与所述第二虚拟垫彼此不接触。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.026 seconds)
