-
公开(公告)号：CN105990521B
公开(公告)日：2018-12-07
申请号：CN201510731926.2
申请日：2015-11-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了具有复合覆盖层的电阻式随机存取存储器(RRAM)单元。氧化钽基层布置在底部电极层上方。复合覆盖层布置在氧化钽基层上方并且邻接氧化钽基层。复合覆盖层包括第一金属层和位于第一金属层上面的第二金属层。相比于第二金属层，第一金属层与氧化钽基层具有更高的反应性。顶部电极层布置在复合覆盖层上方。本发明也提供了用于制造RRAM单元的方法。本发明实施例涉及具有复合覆盖层的电阻式随机存取存储器(RRAM)单元。
-
公开(公告)号：CN105789073B
公开(公告)日：2018-08-31
申请号：CN201510446468.8
申请日：2015-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/603 , H01L21/683
CPC classification number: H01L21/68785 , B32B37/1018 , B32B2457/14 , H01L21/67092 , H01L21/68 , H01L21/6838 , H01L21/68735 , H01L24/75 , H01L2224/757 , H01L2224/75983
Abstract: 讨论了一种接合卡盘与使用该接合卡盘的方法及包括该接合卡盘的工具。一种方法包括：在第一接合卡盘的第一表面上加载第一晶圆；在第二接合卡盘上加载第二晶圆；以及将第一晶圆接合至第二晶圆。至少部分地通过第一球面的第一部分和第二球面的第二部分来限定第一表面。第一球面具有第一半径，并且第二球面具有第二半径。第一半径小于第二半径。本发明涉及接合卡盘、接合方法及包括接合卡盘的工具。
-
公开(公告)号：CN104425719B
公开(公告)日：2017-09-12
申请号：CN201410336489.X
申请日：2014-07-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/307 , H01L27/14621 , H01L27/14627 , H01L27/14665 , H01L51/107
Abstract: 本发明提供了形成具有有机光电二极管的图像传感器的实施例。在有机光电二极管中形成沟槽以增大PN结的界面面积，这改进了光电二极管的量子效率(QE)。以液体形式施加有机P型材料以填充沟槽。可以使用具有不同的功函值和厚度的P型材料的混合物以满足用于光电二极管的期望功函值。
-
公开(公告)号：CN107046038A
公开(公告)日：2017-08-15
申请号：CN201611202250.9
申请日：2016-12-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11568 , H01L29/51 , G11C16/02
CPC classification number: H01L23/26 , H01L21/02186 , H01L21/28282 , H01L23/5226 , H01L29/4234 , H01L29/66833 , H01L29/792 , H01L27/115 , G11C16/02 , H01L29/511 , H01L29/518
Abstract: 本发明的实施例公开了一种存储器件的实施例。存储器件包括：位于衬底上方的多堆叠介电层；位于多堆叠介电层上方的第一导电层；位于第一导电层上方的第二导电层；位于第二导电层上方的吸气层，其中，吸气层包括由钛形成的第一层和位于第一层上的由氮化钽形成的第二层；以及位于吸气层上的互连层，从而使得互连层电耦合至第一导电层。本发明的实施例还公开了一种半导体器件及其形成方法。
-
公开(公告)号：CN104979470A
公开(公告)日：2015-10-14
申请号：CN201510069809.4
申请日：2015-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
CPC classification number: H01L45/1616 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/16 , H01L45/1675
Abstract: 本发明涉及形成具有减小的泄漏电流的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，该方法通过以下步骤实施：使用至少形成底电极的顶部的原子层沉积(ALD)工艺在下金属互连层上方形成底电极；随着底电极的顶部的形成，在底电极的顶部上原位形成介电数据存储层；在介电数据存储层上方形成顶电极，并且在顶电极上方形成上金属互连层。通过随着上面的介电数据存储层的形成而使用ALD工艺原位形成底电极的顶部，改进了RRAM单元的泄漏电流、泄漏电流分布和器件良率。本发明还涉及RRAM单元的底电极的形成。
-
Patent Agency Ranking
公开(公告)号：CN103050376B
公开(公告)日：2015-09-23
申请号：CN201210057500.X
申请日：2012-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L23/522
CPC classification number: H01L29/792 , C23C16/405 , C23C16/45525 , H01L21/02107 , H01L21/02109 , H01L21/02112 , H01L21/02175 , H01L21/02181 , H01L21/02189 , H01L21/02192 , H01L21/022 , H01L21/0228 , H01L21/28158 , H01L21/28176 , H01L21/28264 , H01L21/30604 , H01L21/30612 , H01L23/485 , H01L27/10808 , H01L27/10852 , H01L27/10855 , H01L28/40 , H01L28/60 , H01L29/20 , H01L29/205 , H01L29/365 , H01L29/4236 , H01L29/517 , H01L29/66431 , H01L29/66462 , H01L29/66522 , H01L29/6656 , H01L29/7783 , H01L29/78 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于制造半导体器件的系统和方法。一个实施例包括采用原子层沉积(ALD)工艺形成沉积层。ALD工艺可以利用第一前体并持续第一时间周期；第一清除并持续比第一时间周期更长的第二时间周期；第二前体并持续比第一时间周期更长的第三时间周期；以及第二清除并持续比第三时间周期更长的第四时间周期。本发明还公开了沉积材料及形成方法。
-
公开(公告)号：CN104425718A
公开(公告)日：2015-03-18
申请号：CN201410313565.5
申请日：2014-07-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L51/4293 , H01L51/0037 , H01L51/0038 , H01L51/4273 , H01L2251/306 , Y02E10/549 , Y02P70/521
Abstract: 本发明提供了一种光敏器件。该光敏器件包括供体受体混合(PIN)结构。PIN结构包括：有机空穴传输层；有机电子传输层；以及夹在空穴传输有机材料层和电子传输有机材料层之间的混合层。混合层包括n型有机材料和p型有机材料的混合物。本发明提供了具有电子阻挡层和空穴传输层的有机光敏器件。
-
公开(公告)号：CN104425717A
公开(公告)日：2015-03-18
申请号：CN201310589912.2
申请日：2013-11-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L51/002 , H01L51/0021 , H01L51/0035 , H01L51/0036 , H01L51/0037 , H01L51/0046 , H01L51/4246 , H01L51/4253 , Y02E10/549
Abstract: 本发明提供了形成具有有机光电二极管的图像传感器的实施例。有机光电二极管使用在邻近有机光电二极管的阳极处形成的双电子阻挡层来降低暗电流。通过使用电子阻挡层，使得用于邻近的阳极层和有机电子阻挡层的最高已占分子轨道（HOMO）的值与双电子阻挡层中的一个相适配，从而形成具有良好性能的光电二极管。双电子阻挡层的最低已占分子轨道（LOMO）的值被选择为小于邻近的阳极层的值，从而降低暗电流。本发明还公开了具有双电子阻挡层的有机光电二极管。
-
公开(公告)号：CN104008994A
公开(公告)日：2014-08-27
申请号：CN201410186381.7
申请日：2010-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/311 , H01L21/336
CPC classification number: H01L29/66795 , H01L21/31116 , H01L21/76232 , H01L29/7854
Abstract: 本发明涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。
-
-
-
-
-
-
-
-
-
Search Results
157
records
(took 0.04 seconds)
