公开(公告)号：CN106972015A

公开(公告)日：2017-07-21

申请号：CN201610944717.0

申请日：2016-10-26

Applicant: 三星电子株式会社

Inventor： 金成洙 ,  朴起宽 ,  崔正宪 ,  柳庚玟 ,  李宣姃

IPC: H01L27/088 ,  H01L29/417 ,  H01L29/423

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823456 ,  H01L21/823475 ,  H01L23/5283 ,  H01L27/0924 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/41791 ,  H01L29/42356

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：衬底，其包括第一区和第二区；第一区的衬底上的第一栅极结构和第二栅极结构；第二区的衬底上的第三栅极结构和第四栅极结构；第一层间绝缘膜，其位于第一区的衬底上，并且包括第一下层间绝缘膜和第一上层间绝缘膜；第二层间绝缘膜，其位于第二区的衬底上，并且包括第二下层间绝缘膜和第二上层间绝缘膜；第一接触部分，其位于第一栅极结构与第二栅极结构之间和第一层间绝缘膜中；以及第二接触部分，其形成在第三栅极结构与第四栅极结构之间，并且位于第二层间绝缘膜中。

公开(公告)号：CN106847812A

公开(公告)日：2017-06-13

申请号：CN201610884035.5

申请日：2016-10-10

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  朴起宽 ,  李泰宗 ,  具本荣 ,  朴起演 ,  崔成贤

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/4991 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/78696 ,  H01L27/0886 ,  H01L21/823431 ,  H01L21/823481

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括：鳍型有源区域，从基板突出并具有在第一水平面处的上表面；纳米片，平行于鳍型有源区域的上表面延伸并包括沟道区域，纳米片位于与鳍型有源区域的上表面间隔开的第二水平面处；栅极，设置在鳍型有源区域上并围绕纳米片的至少一部分，栅极在交叉鳍型有源区域的方向上延伸；栅极介电层，设置在纳米片和栅极之间；源极和漏极区域，形成在鳍型有源区域上并连接到纳米片的一端；第一绝缘间隔物，在纳米片上，第一绝缘间隔物覆盖栅极的侧壁；以及第二绝缘间隔物，设置在栅极与源极和漏极区域之间且在鳍型有源区域的上表面和纳米片之间的空间中，第二绝缘间隔物具有多层结构。

公开(公告)号：CN106684147A

公开(公告)日：2017-05-17

申请号：CN201610545881.4

申请日：2016-07-12

Applicant: 三星电子株式会社

Inventor： 刘庭均 ,  金基一 ,  朴起宽 ,  成石铉 ,  严命允

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/823412 ,  H01L21/823431 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/7851 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/78 ,  H01L29/66795

Abstract: 提供了一种半导体器件，所述半导体器件包括具有第一沟槽的基底、位于基底上由第一沟槽限定的第一鳍图案、位于基底上的栅电极以及位于基底上的场绝缘层。第一鳍图案包括在下部上的上部。第一鳍图案包括彼此相对的第一侧壁和第二侧壁。第一侧壁沿第一鳍图案的下部为凹的。第二侧壁沿第一鳍图案的下部为倾斜的。场绝缘层围绕第一鳍图案的下部。栅电极围绕第一鳍图案的上部。

公开(公告)号：CN106558618A

公开(公告)日：2017-04-05

申请号：CN201610847647.7

申请日：2016-09-23

Applicant: 三星电子株式会社

Inventor： 金奇奂 ,  刘庭均 ,  朴起宽 ,  申东石 ,  金辰昱

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/41791 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/456 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78 ,  H01L29/0684 ,  H01L29/41725 ,  H01L29/4232 ,  H01L29/7855

Abstract: 提供一种半导体装置。所述半导体装置包括：基底，包括第一区和第二区；第一鳍型图案和第二鳍型图案，形成在第一区中，远离基底突出，并在第一方向上延伸；第一源极/漏极，位于第一鳍型图案上，第一源极/漏极在与第一方向相交的第二方向上的剖面呈第一凸起多边形的形状；第二源极/漏极，位于第二鳍型图案上，第二源极/漏极在第二方向上的剖面呈与第一凸起多边形的形状相同的第二凸起多边形的形状；第三鳍型图案和第四鳍型图案，形成在第二区中，远离基底突出；第三源极/漏极，位于第三鳍型图案上；以及第四源极/漏极，位于第四鳍型图案上，第四源极/漏极在第四方向上的剖面是与第三凸起多边形的形状不同的第四凸起多边形的形状。

公开(公告)号：CN106449399A

公开(公告)日：2017-02-22

申请号：CN201610631559.3

申请日：2016-08-04

Applicant: 三星电子株式会社

Inventor： 崔承勋 ,  金镐永 ,  朴起宽 ,  裴显敬 ,  尹普彦 ,  尹一永

IPC: H01L21/321 ,  H01L21/3105 ,  H01L21/768 ,  H01L21/02 ,  B24B37/04 ,  B24B53/017

CPC classification number: H01L21/7684 ,  B24B37/042 ,  H01L21/67219 ,  H01L21/76819 ,  H01L21/76849 ,  H01L21/76897 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/3212 ,  B24B53/017 ,  H01L21/02074 ,  H01L21/31051 ,  H01L21/76883

Abstract: 本发明提供了形成插塞和制造半导体装置的方法、抛光室和半导体装置，形成插塞的方法包括：在衬底上的绝缘夹层图案中形成开口；形成金属层以填充开口；在将衬底按压至第一抛光垫上的同时，在第一时间段内执行第一CMP工艺直至暴露出绝缘夹层图案的顶表面，来抛光金属层；在将衬底按压至第二抛光垫上的同时，在第二时间段内执行第二CMP工艺，以抛光金属层和绝缘夹层图案，从而在绝缘夹层图案中形成金属插塞；以及在保持衬底与第二台板上的第二抛光垫间隔开的同时，对第二抛光垫执行第一清洁处理。

公开(公告)号：CN100349281C

公开(公告)日：2007-11-14

申请号：CN200510005832.3

申请日：2005-01-27

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  慎烘縡 ,  金在鹤 ,  魏荣振 ,  李承珍 ,  朴起宽

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76808 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76829

Abstract: 本发明公开了用于形成互连线的方法和互连线结构。该方法包括：在半导体衬底上形成层间绝缘层，其中该层间绝缘层由掺碳的低k值介电层形成；在该层间绝缘层上形成氧化阻挡层；在该氧化阻挡层上形成氧化物覆盖层；在该氧化物覆盖层、氧化阻挡层和层间绝缘层中形成通孔；在该通孔之内形成导电层图案。

公开(公告)号：CN117174743A

公开(公告)日：2023-12-05

申请号：CN202310993280.X

申请日：2017-04-05

Applicant: 三星电子株式会社

Inventor： 徐东灿 ,  卓容奭 ,  朴起宽 ,  朴美善 ,  梁炆承 ,  李承勋 ,  P·唐

IPC: H01L29/423 ,  H01L29/78

Abstract: 本公开提供了半导体器件。一种半导体器件包括第一线图案、栅电极、半导体图案、栅绝缘层和第一间隔物。第一线图案在衬底上并与衬底分隔开。栅电极围绕第一线图案并交叉第一线图案。半导体图案在第一线图案的两侧。栅绝缘层设置在栅电极与第一线图案之间，并且栅绝缘层围绕第一线图案。第一间隔物在第一线图案与衬底之间，并且第一间隔物在栅绝缘层与半导体图案之间。半导体图案包括朝向栅电极凹陷并设置在第一间隔物上的第一部分以及设置在第一部分上并设置在第一线图案上的第二部分。

公开(公告)号：CN107527911B

公开(公告)日：2023-01-17

申请号：CN201710469526.8

申请日：2017-06-20

Applicant: 三星电子株式会社

Inventor： 徐东灿 ,  朴起宽 ,  金东宇 ,  申东石

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8238

Abstract: 本发明公开了一种半导体器件，该半导体器件包括：包括第一区和第二区的衬底；鳍型有源区域，其在第一区和第二区的每个中在远离衬底的第一方向上延伸；平行于鳍型有源区域的上表面延伸并与鳍型有源区域的上表面间隔开的多个纳米片；栅极，其在交叉第一方向的第二方向上在鳍型有源区域之上延伸；栅极电介质层，其被插置在栅极与每个纳米片之间；第一区中包括的第一源极和漏极区以及第二区中包括的第二源极和漏极区；以及绝缘间隔物，其被插置在鳍型有源区域与纳米片之间，其中空气间隔物被插置在绝缘间隔物与第一源极和漏极区之间。

公开(公告)号：CN106486483B

公开(公告)日：2022-04-05

申请号：CN201610791568.9

申请日：2016-08-31

Applicant: 三星电子株式会社

Inventor： 成石铉 ,  刘庭均 ,  朴起宽 ,  金基一

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8238

Abstract: 一种集成电路器件包括：鳍型有源区，从基板突出；多个衬层，顺序地覆盖鳍型有源区的下侧壁；器件隔离层，覆盖鳍型有源区的下侧壁并且多个衬层在器件隔离层和鳍型有源区之间；以及栅绝缘层，延伸以覆盖鳍型有源区的沟道区、多个衬层和器件隔离层，并包括位于栅绝缘层的覆盖多个衬层的部分上的突起。

公开(公告)号：CN106298670B

公开(公告)日：2022-01-04

申请号：CN201610463537.0

申请日：2016-06-23

Applicant: 三星电子株式会社

Inventor： 刘庭均 ,  朴起宽

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种集成电路(IC)器件包括第一鳍型有源区、第二鳍型有源区和区域间台阶部。第一鳍型有源区在基板的第一区中从基板突出并具有在第一方向上的第一宽度。第二鳍型有源区在基板的第二区中从基板突出并具有在第一方向上的第二宽度。第二宽度小于第一宽度。区域间台阶部形成在底表面上的第一区和第二区之间的界面处，该区域间台阶部是基板的在第一鳍型有源区和第二鳍型有源区之间的部分。