公开(公告)号：CN104576637B

公开(公告)日：2017-09-26

申请号：CN201410553385.4

申请日：2014-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 匡训冲 ,  朱彦璋 ,  萧清泰 ,  刘丙寅 ,  赵兰璘 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L27/02 ,  H01L23/528 ,  H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76883 ,  H01L21/76805 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3192 ,  H01L23/538 ,  H01L23/5385 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/10 ,  H01L24/18 ,  H01L24/80 ,  H01L24/89 ,  H01L25/043 ,  H01L25/0657 ,  H01L25/0756 ,  H01L25/50 ,  H01L2224/03616 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05547 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05684 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2225/06513 ,  H01L2924/01029 ,  H01L2924/01322 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供了3D集成电路及其形成方法。一种集成电路结构包括封装组件，该封装组件进一步包括具有第一孔隙率的非多孔介电层和位于该非多孔介电层上方并与该非多孔介电层接触的多孔介电层，其中多孔介电层的第二孔隙率高于第一孔隙率。接合焊盘穿透非多孔介电层和多孔介电层。介电势垒层位于多孔介电层上方并与多孔介电层接触。通过介电势垒层而暴露接合焊盘。介电势垒层具有平坦顶面。接合焊盘的平坦顶面高于介电势垒层的底面。

公开(公告)号：CN104051288B

公开(公告)日：2017-09-08

申请号：CN201310485415.8

申请日：2013-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘丙寅 ,  刘人诚 ,  陈晓萌 ,  黄信华 ,  林宏桦 ,  赵兰璘 ,  蔡嘉雄

IPC: H01L21/60

CPC classification number: H01L24/80 ,  H01L21/187 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L25/50 ,  H01L2224/03462 ,  H01L2224/038 ,  H01L2224/03845 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/08112 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/80986 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2924/351 ,  H01L2224/80896 ,  H01L2224/80801 ,  H01L2924/00012 ,  H01L2924/01032 ,  H01L2924/01013 ,  H01L2924/053 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 公开一种用于混合晶圆接合的方法。在一个实施例中，公开了一种方法，包括：在至少两个半导体衬底之上的介电层中形成金属焊盘层；对半导体衬底执行化学机械抛光，以暴露金属焊盘层的表面，并且平坦化介电层，以在每个半导体衬底上形成接合表面；对至少两个半导体衬底执行氧化工艺，以氧化金属焊盘层，形成金属氧化物；执行蚀刻以去除金属氧化物，使金属焊盘层的表面从至少两个半导体衬底中的每个的介电层的接合表面凹陷；使至少两个半导体衬底的接合表面在物理上接触；以及执行热退火，以在半导体衬底的金属焊盘之间形成接合。公开了附加方法。

公开(公告)号：CN104576598A

公开(公告)日：2015-04-29

申请号：CN201410012112.9

申请日：2014-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐晨祐 ,  刘世昌 ,  蔡嘉雄 ,  陈晓萌 ,  王铨中

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L27/10855 ,  H01L21/31111 ,  H01L21/32139 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10873 ,  H01L27/10894 ,  H01L28/90

Abstract: 本发明公开的一种半导体布置包括有源区，该有源区包括半导体器件。该半导体布置包括电容器，该电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。至少三个介电层位于电容器的底面和有源区之间。本发明还公开了具有与有源区分隔开的电容器的半导体布置。

公开(公告)号：CN112447542B

公开(公告)日：2024-11-05

申请号：CN202010875511.3

申请日：2020-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建辉 ,  钟弘毅 ,  陈晓萌

IPC: H01L21/66

Abstract: 本发明实施例涉及半导体晶片检验方法及其系统。本发明实施例提供一种半导体晶片检验方法。所述方法包含以下操作。扫描半导体晶片以获取扫描图，其中所述半导体晶片是根据具有经编程缺陷的设计图进行图案化。根据所述设计图上的所述经编程缺陷的位置及所述扫描图上的所述经编程缺陷的位置将所述设计图及所述扫描图变换为经变换检验图。本发明实施例也提供半导体晶片检验系统。

公开(公告)号：CN104517951B

公开(公告)日：2017-08-08

申请号：CN201410385345.3

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘丙寅 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌 ,  曾炳南

IPC: H01L25/16 ,  H01L21/50

CPC classification number: H01L27/1464 ,  H01L27/14618 ,  H01L27/14625 ,  H01L27/14636 ,  H01L27/14687 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种器件包括两个BSI图像传感器元件和第三元件。第三元件使用元件级堆叠方法接合在两个BSI图像传感器元件之间。每个BSI图像传感器元件都包括衬底和设置在衬底的第一侧面上方的金属叠层。BSI图像传感器元件的衬底包括光电二极管区，光电二极管区用于响应于入射到衬底的第二侧面上的辐射累积图像电荷。第三元件也包括衬底和设置在衬底的第一侧面上方的金属叠层。两个BSI图像传感器元件和第三元件的金属叠层电耦合。本发明还提供了具有晶圆级堆叠的双面BSI图像传感器。

公开(公告)号：CN103794584B

公开(公告)日：2017-03-08

申请号：CN201310046609.8

申请日：2013-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘丙寅 ,  陈思莹 ,  王铨中 ,  黄志辉 ,  黄信华 ,  赵兰璘 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L24/03 ,  H01L21/76831 ,  H01L21/76834 ,  H01L23/53238 ,  H01L23/53295 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0348 ,  H01L2224/0361 ,  H01L2224/03616 ,  H01L2224/05026 ,  H01L2224/0508 ,  H01L2224/05147 ,  H01L2224/05187 ,  H01L2224/05547 ,  H01L2224/05553 ,  H01L2224/05564 ,  H01L2224/05571 ,  H01L2224/05576 ,  H01L2224/05578 ,  H01L2224/05647 ,  H01L2224/05687 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/80121 ,  H01L2224/80203 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05032 ,  H01L2924/0504 ,  H01L2924/05442 ,  H01L2924/00012 ,  H01L2924/05042 ,  H01L2924/059 ,  H01L2224/05552

Abstract: 本文所述的扩散阻挡层的实施例提供了用于形成铜扩散阻挡层以阻止用于混合接合晶圆的器件退化的机制。(一层或多层)扩散阻挡层环绕用于混合接合的含铜导电焊盘。扩散阻挡层可以位于两个接合晶圆中的一个上或位于这两个接合晶圆上。

公开(公告)号：CN104576637A

公开(公告)日：2015-04-29

申请号：CN201410553385.4

申请日：2014-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 匡训冲 ,  朱彦璋 ,  萧清泰 ,  刘丙寅 ,  赵兰璘 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L27/02 ,  H01L23/528 ,  H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76883 ,  H01L21/76805 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3192 ,  H01L23/538 ,  H01L23/5385 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/10 ,  H01L24/18 ,  H01L24/80 ,  H01L24/89 ,  H01L25/043 ,  H01L25/0657 ,  H01L25/0756 ,  H01L25/50 ,  H01L2224/03616 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05547 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05684 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2225/06513 ,  H01L2924/01029 ,  H01L2924/01322 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供了3D集成电路及其形成方法。一种集成电路结构包括封装组件，该封装组件进一步包括具有第一孔隙率的非多孔介电层和位于该非多孔介电层上方并与该非多孔介电层接触的多孔介电层，其中多孔介电层的第二孔隙率高于第一孔隙率。接合焊盘穿透非多孔介电层和多孔介电层。介电势垒层位于多孔介电层上方并与多孔介电层接触。通过介电势垒层而暴露接合焊盘。介电势垒层具有平坦顶面。接合焊盘的平坦顶面高于介电势垒层的底面。

公开(公告)号：CN104518025A

公开(公告)日：2015-04-15

申请号：CN201310689575.4

申请日：2013-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈晓萌 ,  吴志强 ,  刘世昌 ,  陈建宏

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/30604 ,  H01L21/3083 ,  H01L21/76224 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/161 ,  H01L29/66537 ,  H01L29/66795 ,  H01L29/7853

Abstract: 本发明公开的一种半导体器件包括具有第一线性表面和第一非线性表面的沟道。第一非线性表面限定在约80度至约100度的第一外角和在约80度至约100度的第二外角。所述半导体器件包括覆盖位于源极区和漏极区之间的沟道的介电区。所述半导体器件包括覆盖位于源极区和漏极区之间的介电区的栅电极。本发明还公开了具有非线性表面（non-linear surface）的半导体器件。

公开(公告)号：CN104465521A

公开(公告)日：2015-03-25

申请号：CN201410333665.4

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周仲彦 ,  林伯耕 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/0805 ,  H01L28/90 ,  H01L29/66181 ,  H01L29/945 ,  H01L27/108 ,  H01L27/10829 ,  H01L27/10861

Abstract: 本发明提供了一种制造半导体器件的新方法和半导体器件。半导体器件包括：衬底、沟槽电容器、接触焊盘、层间介电(ILD)层和接触元件。沟槽电容器包括掺杂区、第一介电层、底电极、第二介电层和顶电极，其中，接触焊盘位于掺杂区上。ILD层具有接触窗口和设置在其中的接触元件。由于存在位于掺杂区上的接触焊盘，因此增加了顶电极上方的ILD层的厚度，但是仍然满足对蚀刻ILD层的接触窗口的最大深度限制的需求。

公开(公告)号：CN104347758A

公开(公告)日：2015-02-11

申请号：CN201410314942.7

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  朱彦璋 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L31/18 ,  H01L31/0352 ,  H01L27/146

CPC classification number: H01L31/035254 ,  H01L27/14638 ,  H01L27/1464 ,  H01L27/14687 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/105 ,  H01L31/109 ,  H01L31/18 ,  H01L31/1892 ,  Y02E10/50

Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。