-
公开(公告)号：CN103390648A
公开(公告)日：2013-11-13
申请号：CN201210298136.6
申请日：2012-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L21/823425 , H01L21/76895 , H01L21/823475 , H01L29/0603 , H01L29/7833
Abstract: 本发明公开了一种半导体结构，包括设置在衬底上的栅极结构。至少一个轻掺杂区与位于衬底中的栅极结构邻接。至少一个轻掺杂区具有第一导电类型。源极部件和漏极部件位于在衬底中的栅极结构的相对侧上。源极部件和漏极部件具有第一导电类型。源极部件位于至少一个轻掺杂区中。降压拾取区与至少一个轻掺杂区中的源极部件邻接。降压拾取区具有第二导电类型。本发明还公开了半导体结构的形成方法。
-
公开(公告)号：CN101339945B
公开(公告)日：2011-06-08
申请号：CN200710180149.2
申请日：2007-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L27/088 , H01L21/762
CPC classification number: H01L29/1083 , H01L27/088 , H01L29/0653 , H01L29/0692 , H01L29/66659 , H01L29/7835
Abstract: 本发明提供一种半导体装置，包含：半导体衬底；n型杯状结构，自该半导体衬底的上表面延伸至该半导体衬底中，其中该n型杯状结构包含底部其埋藏于该半导体衬底中及四个各自具有第一高压n型阱区的侧边；p型埋藏层，其位于该n型杯状结构的该底部上，其中该p型埋藏层埋藏于该半导体衬底中；高压p型阱区，其位于该p型埋藏层上；第二高压n型阱区，其位于该p型埋藏层上；以及高压n型金属氧化物半导体元件，其位于该高压p型阱区和第二高压n型阱区上，且位于由该n型杯状结构的侧边所围绕的区域中。借助本发明，易于增加n型与p型埋藏层的杂质浓度，能够施加正的和负的两种源极/漏极至衬底电压而不会有显著的漏电流和/或击穿。
-
公开(公告)号：CN100490177C
公开(公告)日：2009-05-20
申请号：CN200610140510.4
申请日：2006-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/04 , H01L21/336 , H01L21/28 , H01L21/311 , H01L21/822 , G03F1/14
CPC classification number: H01L29/7816 , H01L29/0696 , H01L29/0878 , H01L29/42368 , H01L29/66681 , Y10T428/24802
Abstract: 本发明是提供一种半导体装置及其制造方法、与其所使用的图罩。上述一种半导体装置，其在一基底上具有为一隔离结构所隔离的主动区，其中在上述主动区内，上述半导体装置包含：一栅极于上述基底上，其延伸横越上述主动区；一源极区与一漏极区，置于上述栅极二侧的基底上；以及一栅极介电层，置于上述基底与上述栅极之间，其包含相对较厚的一高压介电质区、与厚度相对较薄的一低压介电质区，其中上述高压介电质区是占据着上述漏极、上述隔离结构、与上述栅极所交界的一第一交界区及上述源极、上述隔离结构、与上述栅极所交界的一第二交界区。本发明可有效改善因场氧化层所造成的低击穿电压的问题，并能够减少制程步骤与成本。
-
公开(公告)号：CN115497844A
公开(公告)日：2022-12-20
申请号：CN202210172293.6
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明是关于用于分析经接合工件的界面的方法和相关的工艺工具。所述方法包括产生电磁辐射，电磁辐射定向朝着一对经接合的工件的周边且定向朝着设置在经接合的工件的周边后方的辐射传感器。沿着以电磁辐射进行扫描。测量整个所述扫描冲击在辐射传感器上的电磁辐射的强度。测量强度包括沿延伸通过一对经接合的工件的顶表面及底表面的垂直轴在多个不同的位置处记录电磁辐射的多个强度值。基于多个强度值的最大测量到的强度值，来确定一对经接合的工件之间的界面的位置。本发明可以提高经接合的工件之间的界面的位置的准确性。
-
公开(公告)号：CN114975165A
公开(公告)日：2022-08-30
申请号：CN202110917923.3
申请日：2021-08-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种晶片边缘修整装置，包含由腔室壳体定义的处理腔室。处理腔室内具有配置成固持晶片结构的晶片夹盘。此外，刀片配置在晶片夹盘的边缘附近，且配置成移除晶片结构的边缘部分并定义晶片结构的新侧壁。激光传感器装置配置成将受引导的激光束朝向晶片夹盘的顶部表面引导。激光传感器装置配置成测量晶片结构的分析区域的参数。控制电路系统耦合到激光传感器装置及刀片。控制电路系统配置成当参数与预定阈值偏离至少预定偏移值时启动损害预防工艺。
-
Patent Agency Ranking
公开(公告)号：CN109585550B
公开(公告)日：2022-06-07
申请号：CN201810199593.7
申请日：2018-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明实施例涉及半导体结构和半导体制造方法。本发明实施例揭示一种半导体结构。所述半导体结构包含：衬底；隔离区，其邻近于漏极区；栅极电极，其位于所述衬底上方且进一步向下延伸到所述衬底中，其中所述栅极电极在所述衬底的顶部表面下方的一部分邻接所述隔离区；以及源极区和漏极区，其形成于所述衬底中所述栅极结构的任一侧上。本发明实施例还揭示一种用于制造所述半导体结构的相关方法。
-
公开(公告)号：CN110970405B
公开(公告)日：2021-10-26
申请号：CN201910921850.8
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及包括电容器的半导体器件。一种用于功率半导体器件的电容器结构，包括：半导体衬底；隔离绝缘层，该隔离绝缘层具有环形形状并且包括外周边和限定开口区域的内周边的；第一电极，该第一电极被设置在隔离绝缘层上；电介质层，该电介质层被设置在第一电极上；以及第二电极，该第二电极被设置在电介质层上。
-
公开(公告)号：CN113178434A
公开(公告)日：2021-07-27
申请号：CN202110002263.6
申请日：2021-01-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L23/498 , H01L21/56 , H01L21/18
Abstract: 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。
-
公开(公告)号：CN111668121A
公开(公告)日：2020-09-15
申请号：CN201910164096.8
申请日：2019-03-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种晶圆接合结构及其形成方法。晶圆接合结构的形成方法包括形成第一晶圆以及将第二晶圆接合到第一晶圆的接合介电层及接合垫。形成第一晶圆包括以下工艺。提供半导体结构，半导体结构的边缘具有第一塌边区域。形成附加介电层，以填补第一塌边区域。在半导体结构及附加介电层上形成具有开口的接合介电层。形成导电层于接合介电层上并填入开口中，其中在附加介电层上方的导电层具有凸起。进行移除工艺，以移除位于接合介电层上的导电层，余留在开口中的导电层形成接合垫，其中移除工艺包括平坦化工艺，且凸起被平坦化工艺移除。
-
公开(公告)号：CN107039394B
公开(公告)日：2020-05-15
申请号：CN201611189878.X
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/52 , H01L23/528
Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.039 seconds)
