公开(公告)号：CN113741141A

公开(公告)日：2021-12-03

申请号：CN202111062408.8

申请日：2021-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李国豪 ,  张佑诚 ,  潘汉宗 ,  翁睿均 ,  钟久华 ,  林生元 ,  陈信宇

IPC: G03F1/64

Abstract: 一种光掩模总成可被形成为使得在光掩模总成的护膜框架中形成应力释放沟槽。应力释放沟槽可减少或防止原本可因护膜发生变形所导致的护膜的损坏。应力释放沟槽可形成在护膜框架的区域中，以使得护膜框架能够与护膜一起变形，从而减少护膜框架对护膜造成的损坏量。

公开(公告)号：CN113571520B

公开(公告)日：2025-04-29

申请号：CN202110475581.4

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱奕正 ,  林天声 ,  许胜福 ,  李陈毅 ,  钟久华

IPC: H10D84/85 ,  H10D84/03

Abstract: 提供一种半导体器件及其制造方法。所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上，且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区，所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。

公开(公告)号：CN106653849A

公开(公告)日：2017-05-10

申请号：CN201610768991.7

申请日：2016-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡西克·穆如克桑 ,  邱奕正 ,  林宏洲 ,  詹智元 ,  陈益民 ,  张震谦 ,  钟久华 ,  杨富智 ,  蔡俊琳

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L29/7816 ,  H01L23/5225 ,  H01L29/0692 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/78

Abstract: 本发明提供了半导体器件。在一些实施例中，半导体器件包括晶体管、隔离组件和导电层。晶体管包括源极区域和漏极区域。隔离组件围绕源极区域。导电层被配置为用于漏极区域的互连。导电组件介于导电层与隔离组件之间，被配置为为了隔离组件而屏蔽隔离组件上方的电场。

公开(公告)号：CN109727975B

公开(公告)日：2020-12-22

申请号：CN201811278324.6

申请日：2018-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡思克·穆鲁克什 ,  江文智 ,  钟久华 ,  蔡俊琳 ,  吴国铭 ,  林炫政 ,  林天声 ,  陈益民 ,  林宏洲 ,  邱奕正

IPC: H01L27/07 ,  H03K19/0175

Abstract: 本申请的各个实施例针对集成电路及其制造方法，其中，自举金属氧化物半导体(MOS)器件与高电压金属氧化物半导体(HVMOS)器件和高电压结终端(HVJT)器件集成。在一些实施例中，漂移阱位于半导体衬底中。漂移阱具有第一掺杂类型并且具有环形顶部布局。第一切换器件位于漂移阱上。第二切换器件位于半导体衬底上、漂移阱的侧壁中的凹口处。外围阱位于半导体衬底中并且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕漂移阱、第一切换器件和第二切换器件，并且进一步将第二切换器件与漂移阱和第一切换器件分隔开。

公开(公告)号：CN110970405A

公开(公告)日：2020-04-07

申请号：CN201910921850.8

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈纮扬 ,  林天声 ,  邱奕正 ,  林宏洲 ,  陈益民 ,  吴国铭 ,  钟久华

IPC: H01L23/64 ,  H01L27/06

Abstract: 本公开涉及包括电容器的半导体器件。一种用于功率半导体器件的电容器结构，包括：半导体衬底；隔离绝缘层，该隔离绝缘层具有环形形状并且包括外周边和限定开口区域的内周边的；第一电极，该第一电极被设置在隔离绝缘层上；电介质层，该电介质层被设置在第一电极上；以及第二电极，该第二电极被设置在电介质层上。

公开(公告)号：CN109727975A

公开(公告)日：2019-05-07

申请号：CN201811278324.6

申请日：2018-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡思克·穆鲁克什 ,  江文智 ,  钟久华 ,  蔡俊琳 ,  吴国铭 ,  林炫政 ,  林天声 ,  陈益民 ,  林宏洲 ,  邱奕正

IPC: H01L27/07 ,  H03K19/0175

Abstract: 本申请的各个实施例针对集成电路及其制造方法，其中，自举金属氧化物半导体(MOS)器件与高电压金属氧化物半导体(HVMOS)器件和高电压结终端(HVJT)器件集成。在一些实施例中，漂移阱位于半导体衬底中。漂移阱具有第一掺杂类型并且具有环形顶部布局。第一切换器件位于漂移阱上。第二切换器件位于半导体衬底上、漂移阱的侧壁中的凹口处。外围阱位于半导体衬底中并且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕漂移阱、第一切换器件和第二切换器件，并且进一步将第二切换器件与漂移阱和第一切换器件分隔开。

公开(公告)号：CN114267714A

公开(公告)日：2022-04-01

申请号：CN202110275845.1

申请日：2021-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱奕正 ,  林天声 ,  林宏洲 ,  陈益民 ,  钟久华

IPC: H01L29/06 ,  H01L29/78

Abstract: 一种制造半导体器件的方法可包括：提供超高电压(UHV)组件，所述超高电压组件包括源极区及漏极区；以及在UHV组件的顶表面上形成氧化物层。所述方法可包括：将低电压端子连接到UHV组件的源极区；以及将高电压端子连接到UHV组件的漏极区。所述方法可包括：在设置在UHV组件的漏极区上方的氧化物层的表面上形成屏蔽结构；形成连接到屏蔽结构且连接到高电压端子的高电压内连线；以及形成连接屏蔽结构与低电压端子的金属布线。

公开(公告)号：CN113571520A

公开(公告)日：2021-10-29

申请号：CN202110475581.4

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱奕正 ,  林天声 ,  许胜福 ,  李陈毅 ,  钟久华

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供一种半导体器件及其制造方法。所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上，且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区，所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。

公开(公告)号：CN110970405B

公开(公告)日：2021-10-26

申请号：CN201910921850.8

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈纮扬 ,  林天声 ,  邱奕正 ,  林宏洲 ,  陈益民 ,  吴国铭 ,  钟久华

IPC: H01L23/64 ,  H01L27/06

Abstract: 本公开涉及包括电容器的半导体器件。一种用于功率半导体器件的电容器结构，包括：半导体衬底；隔离绝缘层，该隔离绝缘层具有环形形状并且包括外周边和限定开口区域的内周边的；第一电极，该第一电极被设置在隔离绝缘层上；电介质层，该电介质层被设置在第一电极上；以及第二电极，该第二电极被设置在电介质层上。

公开(公告)号：CN109817607B

公开(公告)日：2021-10-22

申请号：CN201811243946.5

申请日：2018-10-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗国骏 ,  林炫政 ,  钟久华 ,  张震谦 ,  潘汉宗

IPC: H01L23/64

Abstract: 本发明提供了一种具有电容器的半导体器件结构及其形成方法。半导体器件结构包括半导体衬底以及位于半导体衬底上方的第一电容器和第二电容器。第一电容器具有第一电容器介电层，以及第二电容器具有第二电容器介电层。第一电容器介电层位于第二电容器介电层和半导体衬底之间。第一电容器和第二电容器并联电连接。第一电容器具有第一线性温度系数和第一平方电压系数。第二电容器具有第二线性温度系数和第二平方电压系数。第一线性温度系数与第二线性温度系数的第一比率和第一平方电压系数与第二平方电压系数的第二比率中的一个或两个是负的。