半导体器件及其制造方法

    公开(公告)号:CN113571520B

    公开(公告)日:2025-04-29

    申请号:CN202110475581.4

    申请日:2021-04-29

    Abstract: 提供一种半导体器件及其制造方法。所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上,且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区,所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。

    集成电路及其制造方法
    3.
    发明授权

    公开(公告)号:CN109727975B

    公开(公告)日:2020-12-22

    申请号:CN201811278324.6

    申请日:2018-10-30

    Abstract: 本申请的各个实施例针对集成电路及其制造方法,其中,自举金属氧化物半导体(MOS)器件与高电压金属氧化物半导体(HVMOS)器件和高电压结终端(HVJT)器件集成。在一些实施例中,漂移阱位于半导体衬底中。漂移阱具有第一掺杂类型并且具有环形顶部布局。第一切换器件位于漂移阱上。第二切换器件位于半导体衬底上、漂移阱的侧壁中的凹口处。外围阱位于半导体衬底中并且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕漂移阱、第一切换器件和第二切换器件,并且进一步将第二切换器件与漂移阱和第一切换器件分隔开。

    集成电路及其制造方法
    5.
    发明公开

    公开(公告)号:CN109727975A

    公开(公告)日:2019-05-07

    申请号:CN201811278324.6

    申请日:2018-10-30

    Abstract: 本申请的各个实施例针对集成电路及其制造方法,其中,自举金属氧化物半导体(MOS)器件与高电压金属氧化物半导体(HVMOS)器件和高电压结终端(HVJT)器件集成。在一些实施例中,漂移阱位于半导体衬底中。漂移阱具有第一掺杂类型并且具有环形顶部布局。第一切换器件位于漂移阱上。第二切换器件位于半导体衬底上、漂移阱的侧壁中的凹口处。外围阱位于半导体衬底中并且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕漂移阱、第一切换器件和第二切换器件,并且进一步将第二切换器件与漂移阱和第一切换器件分隔开。

    用于超高电压的半导体器件及其制造方法

    公开(公告)号:CN114267714A

    公开(公告)日:2022-04-01

    申请号:CN202110275845.1

    申请日:2021-03-15

    Abstract: 一种制造半导体器件的方法可包括:提供超高电压(UHV)组件,所述超高电压组件包括源极区及漏极区;以及在UHV组件的顶表面上形成氧化物层。所述方法可包括:将低电压端子连接到UHV组件的源极区;以及将高电压端子连接到UHV组件的漏极区。所述方法可包括:在设置在UHV组件的漏极区上方的氧化物层的表面上形成屏蔽结构;形成连接到屏蔽结构且连接到高电压端子的高电压内连线;以及形成连接屏蔽结构与低电压端子的金属布线。

    半导体器件及其制造方法

    公开(公告)号:CN113571520A

    公开(公告)日:2021-10-29

    申请号:CN202110475581.4

    申请日:2021-04-29

    Abstract: 提供一种半导体器件及其制造方法。所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上,且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区,所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。

Patent Agency Ranking