公开(公告)号：CN105702666B

公开(公告)日：2020-01-10

申请号：CN201610069848.9

申请日：2011-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨敦年 ,  刘人诚 ,  林政贤 ,  王文德 ,  蔡纾婷

IPC: H01L23/58

Abstract: 本发明提供了一种制造半导体器件的方法，所述方法包括提供具有密封环区域和电路区域的基板，形成在密封环区域上方的第一密封环结构，所述第一密封环结构围绕所述电路区域呈封闭环，且具有包含金属层的外部部分(210a)和包含金属层的内部部分(210b)，形成在密封环区域上方并且邻近第一密封环结构的第二密封环结构，所述第二密封环结构围绕所述电路区域呈封闭环，且具有包含金属层的外部部分(220a)和包含金属层的内部部分(220b)，和形成在第一密封环结构和第二密封环结构上的第一钝化层。也提供了一种通过这种方法制造的多重密封环结构的半导体器件。

公开(公告)号：CN110491832A

公开(公告)日：2019-11-22

申请号：CN201910725136.1

申请日：2013-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈思莹 ,  陈保同 ,  杨敦年 ,  刘人诚

IPC: H01L21/768 ,  H01L23/498 ,  H01L27/146 ,  H01L23/538

Abstract: 本发明提供了用于形成后制作通孔的贯通孔的方法。一种方法包括提供具有正面和相对的背面的有源器件晶圆，该正面包括设置在介电层中的导电互连材料；提供具有填充有氧化物的通孔的载具晶圆，该通孔从载具晶圆的第一表面延伸至载具晶圆的第二表面；将有源器件晶圆的正面接合至载具晶圆的第二表面；蚀刻载具晶圆的贯通孔中的氧化物以形成氧化物贯通孔；以及在氧化物贯通孔内沉积导电材料以形成导体，该导体延伸至有源器件晶圆并且与导电互连材料电接触。一种装置包括具有氧化物贯通孔的载具晶圆，该氧化物贯通孔延伸穿过载具晶圆到达与载具晶圆接合的有源器件晶圆。本发明还提供了用于后制作通孔的贯通孔的装置。

公开(公告)号：CN104051414B

公开(公告)日：2018-03-23

申请号：CN201310241836.6

申请日：2013-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  王铨中 ,  刘人诚 ,  洪丰基 ,  许慈轩 ,  陈愉婷 ,  林政贤 ,  蔡双吉

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明涉及互连结构和方法，提供了一种半导体器件包括第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一衬底和形成在第一衬底上方的多个第一金属线；第二半导体芯片接合在第一半导体芯片上，其中，第二半导体芯片包括第二衬底和形成在第二衬底上方的多个第二金属线。半导体器件进一步包括连接在第一金属线和第二金属线之间的导电塞，其中，导电塞包括形成在硬掩膜层的第一侧面上方的第一部分和形成在硬掩膜层的第二侧面上方的第二部分，其中，第一部分具有第一宽度；第二部分具有第二宽度，且第二宽度大于或等于第一宽度。

公开(公告)号：CN104779243B

公开(公告)日：2018-02-23

申请号：CN201410253422.X

申请日：2014-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  陈保同 ,  王文德 ,  刘人诚 ,  杨敦年

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L27/14634 ,  H01L23/585 ,  H01L27/14636 ,  H01L27/1469 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是3DIC密封环结构及其形成方法，本发明提供了一种半导体器件，包括第一半导体芯片，第一半导体芯片包括第一衬底、多个第一介电层以及多条导线，并且多条导线形成在第一衬底上方的第一介电层中。半导体器件还包括第二半导体芯片，第二半导体芯片的表面接合至第一半导体芯片的第一表面，第二半导体芯片包括第二衬底、多个第二介电层以及多条第二导线，并且多条第二导线形成在第二衬底上方的第二介电层中。半导体器件还包括从第一半导体芯片延伸至多条第二导线中的一条的第一导电部件，以及从第一半导体芯片延伸至第二半导体芯片的第一密封环结构。本发明还提供了形成半导体器件的方法。

公开(公告)号：CN104752382B

公开(公告)日：2018-01-26

申请号：CN201410848093.3

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何承颖 ,  王文德 ,  刘人诚 ,  杨敦年

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L25/50 ,  H01L21/2855 ,  H01L21/2885 ,  H01L21/76251 ,  H01L21/76805 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L24/80 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2224/08145 ,  H01L2224/24145 ,  H01L2224/245 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/82106 ,  H01L2224/83894 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06565 ,  H05K3/467 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2924/01028 ,  H01L2924/01074 ,  H01L2924/01013 ,  H01L2924/01046 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82

Abstract: 本发明提供了一种半导体器件及其制造方法。一种半导体器件包括第一半导体芯片、第二半导体芯片、导电材料和介电层，第一半导体芯片包括第一金属结构、顶面和底面；第二半导体芯片包括第二金属结构，其中，第二半导体芯片与第一半导体芯片在底面上相接合；导电材料连接第一金属结构和第二金属结构，其中，导电材料的一部分位于第一半导体芯片和第二半导体芯片的内部；介电层围绕导电材料的该一部分设置。

公开(公告)号：CN104051288B

公开(公告)日：2017-09-08

申请号：CN201310485415.8

申请日：2013-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘丙寅 ,  刘人诚 ,  陈晓萌 ,  黄信华 ,  林宏桦 ,  赵兰璘 ,  蔡嘉雄

IPC: H01L21/60

CPC classification number: H01L24/80 ,  H01L21/187 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L25/50 ,  H01L2224/03462 ,  H01L2224/038 ,  H01L2224/03845 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/08112 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/80986 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2924/351 ,  H01L2224/80896 ,  H01L2224/80801 ,  H01L2924/00012 ,  H01L2924/01032 ,  H01L2924/01013 ,  H01L2924/053 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 公开一种用于混合晶圆接合的方法。在一个实施例中，公开了一种方法，包括：在至少两个半导体衬底之上的介电层中形成金属焊盘层；对半导体衬底执行化学机械抛光，以暴露金属焊盘层的表面，并且平坦化介电层，以在每个半导体衬底上形成接合表面；对至少两个半导体衬底执行氧化工艺，以氧化金属焊盘层，形成金属氧化物；执行蚀刻以去除金属氧化物，使金属焊盘层的表面从至少两个半导体衬底中的每个的介电层的接合表面凹陷；使至少两个半导体衬底的接合表面在物理上接触；以及执行热退火，以在半导体衬底的金属焊盘之间形成接合。公开了附加方法。

公开(公告)号：CN107046043A

公开(公告)日：2017-08-15

申请号：CN201611237958.8

申请日：2016-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政贤 ,  杨敦年 ,  刘人诚 ,  黄熏莹 ,  翁伟智 ,  申羽洋

IPC: H01L27/146

Abstract: 本发明实施例涉及一种形成具有以前侧至背侧配置连接的层级的多维集成芯片的方法以及相关的装置。在一些实施例中，通过在第一衬底内形成一个或多个半导体器件，在第二衬底内形成一个或多个图像感测元件，以及通过接合结构将第一衬底上方的第一介电结构接合至第二衬底的背侧来实施该方法。形成包括多个不同部分且延伸穿过接合结构和第二衬底的层间互连结构，多个不同部分分别具有不同侧壁角度的侧壁。层间互连结构配置为将第一衬底上方的第一金属互连层电连接至第二衬底上方的第二金属互连层。本发明实施例涉及具有层间互连件的堆叠衬底结构。

公开(公告)号：CN104051424B

公开(公告)日：2017-08-15

申请号：CN201410055663.3

申请日：2014-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  周世培 ,  陈愉婷 ,  林佳洁

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明公开一种结构，该结构包括第一芯片，第一芯片具有第一衬底以及位于第一衬底下方的第一介电层，其中第一金属垫位于第一介电层中。第二芯片包括第二衬底、位于第二衬底上方并且接合至第一介电层的第二介电层以及位于第二介电层中的第二金属垫。导电插塞包括从第一衬底的顶面延伸至第一金属垫的顶面的第一部分以及从第一金属垫的顶面延伸至第二金属垫的顶面的第二部分。第二部分的边缘与第一金属垫的侧壁物理接触。介电层将导电插塞的第一部分与多个第一介电层间隔开。本发明公开了用于连接管芯的互连结构及其制造方法。

公开(公告)号：CN106920807A

公开(公告)日：2017-07-04

申请号：CN201610755423.3

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高敏峰 ,  杨敦年 ,  刘人诚 ,  林政贤 ,  黄薰莹 ,  许慈轩

IPC: H01L27/146

CPC classification number: H01L27/14629 ,  H01L27/14621 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14645 ,  H01L27/14685 ,  H01L27/1469 ,  H01L27/14683

Abstract: 本发明提供了具有反射器的前照式(FSI)图像传感器。光电探测器掩埋在传感器衬底中。支撑衬底布置在传感器衬底下方并且接合至传感器衬底。反射器布置在光电传感器下方、传感器衬底和支撑衬底之间，并且配置为朝向光电探测器反射入射辐射。同样提供了用于制造具有反射器的FSI图像传感器的方法。

公开(公告)号：CN104051487B

公开(公告)日：2017-04-12

申请号：CN201410090101.2

申请日：2014-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高敏峰 ,  杨敦年 ,  刘人诚 ,  庄俊杰 ,  洪丰基 ,  蔡纾婷 ,  林政贤 ,  蔡双吉 ,  许文义

IPC: H01L27/146 ,  H01L23/482 ,  H01L21/60

Abstract: 本发明提供了用于制造三维（3D）图像传感器结构的方法的实施例。该方法包括：提供在其中形成图像传感器并且在其上形成第一互连结构的图像传感器衬底、以及在其中形成逻辑电路并且在其上形成第二互连结构的逻辑衬底；以第一和第二互连结构夹置在逻辑衬底和图像传感器衬底之间的构造，将逻辑衬底接合至图像传感器衬底；以及形成从逻辑衬底延伸到第一互连结构的导电部件，由此将逻辑电路电耦合至图像传感器。本发明还提供了图像传感器结构。