公开(公告)号：CN114256183A

公开(公告)日：2022-03-29

申请号：CN202110822007.1

申请日：2021-07-20

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  李泽勋 ,  赵汊济

IPC: H01L23/488 ,  H01L25/065 ,  H01L25/18 ,  H01L23/31

Abstract: 一种半导体封装件包括：顺序堆叠的第一半导体芯片和第二半导体芯片；以及第一内部连接构件，将第一半导体芯片和第二半导体芯片彼此连接。第一半导体芯片包括：第一衬底，具有彼此相对的第一顶表面和第一底表面；以及在第一顶表面上的第一导电焊盘。第二半导体芯片包括：第二衬底，具有彼此相对的第二顶表面和第二底表面；以及在第二底表面上的第二导电凸块。第一内部连接构件将第一导电焊盘连接到第二导电凸块。第一导电焊盘在一个方向上具有第一宽度。第二导电凸块在该一个方向上具有第二宽度。第一宽度小于第二宽度。

公开(公告)号：CN109585471A

公开(公告)日：2019-04-05

申请号：CN201811107072.0

申请日：2018-09-21

Applicant: 三星电子株式会社

Inventor： 沈钟辅 ,  赵汊济 ,  韩相旭

IPC: H01L27/146

Abstract: 本发明构思涉及一种半导体封装和图像传感器。一种半导体封装包括：封装基板；设置在封装基板上的图像传感器；以及接合层，其设置在封装基板与图像传感器之间并包括第一区域和第二区域，第二区域具有比第一区域的弹性模量低的弹性模量，并设置在第一区域的周边。

公开(公告)号：CN104637901A

公开(公告)日：2015-05-20

申请号：CN201410638228.3

申请日：2014-11-06

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  赵泰济 ,  郑显秀

IPC: H01L23/485 ,  H01L27/146 ,  H01L21/768

CPC classification number: H01L23/5384 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: 本发明提供了一种具有贯通电极的半导体器件及其制造方法。所述半导体器件可包括：第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面；第二半导体芯片，其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面，第二半导体芯片堆叠在第一半导体芯片上以使得第二有源表面面对第一有源表面；以及导电互连部分，其被配置为将第一半导体芯片电连接至第二半导体芯片，其中，导电互连部分包括：第一贯通电极，其穿通第二半导体芯片，并将第二底部焊盘电连接至第二顶部焊盘；以及第二贯通电极，其穿通第二半导体芯片，穿过第二顶部焊盘的水平面而不接触第二顶部焊盘，并将第二底部焊盘电连接至第一顶部焊盘。

公开(公告)号：CN104241229A

公开(公告)日：2014-12-24

申请号：CN201410279831.7

申请日：2014-06-20

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  马金希 ,  李仁荣 ,  赵文祺 ,  赵汊济 ,  赵泰济

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50

CPC classification number: H01L21/561 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/119 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/81005 ,  H01L2224/81007 ,  H01L2224/92 ,  H01L2224/92227 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2224/03 ,  H01L21/568 ,  H01L21/78 ,  H01L2224/1191 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2924/00012

Abstract: 本发明提供了具有贯穿电极的半导体封装及其制造方法。该方法可以包括：设置包括第一电路层的第一基板；在第一基板的前表面上形成前模制层；研磨第一基板的背表面；形成穿透第一基板以电连接到第一电路层的第一贯穿电极；在第一基板的背表面上设置第二基板，第二基板包括电连接到第一贯穿电极的第二电路层；在第一基板的背表面上形成后模制层，后模制层包封第二基板；以及去除前模制层。

公开(公告)号：CN110581107B

公开(公告)日：2025-03-18

申请号：CN201910484072.0

申请日：2019-06-04

Applicant: 三星电子株式会社

Inventor： 沈钟辅 ,  金知晃 ,  赵汊济 ,  韩相旭

IPC: H01L23/31 ,  H01L23/528 ,  H01L21/48 ,  H01L21/56

Abstract: 一种半导体封装包括：下基板；连接基板，耦合到下基板，所述连接基板具有围绕空腔的横向部分以及横向部分的顶表面上的第一导电图案；下基板上的下半导体芯片，所述下半导体芯片位于连接基板的空腔中，所述下半导体芯片包括下半导体芯片的顶表面上的第二导电图案；接合构件，将第一导电图案和第二导电图案彼此连接；以及第一导电图案和第二导电图案上的顶部封装。

公开(公告)号：CN113937073A

公开(公告)日：2022-01-14

申请号：CN202110383497.X

申请日：2021-04-09

Applicant: 三星电子株式会社

Inventor： 金南勋 ,  赵汊济 ,  权五局 ,  金孝恩 ,  延承勋

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/48

Abstract: 一种半导体封装件包括：第一半导体芯片，所述第一半导体芯片包括半导体基板和位于所述半导体基板的顶表面上的再分布图案，所述再分布图案具有暴露所述再分布图案的内侧壁的孔；第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片的顶表面上；和凸块结构，所述凸块结构设置在所述第一半导体芯片与所述第二半导体芯片之间。所述凸块结构设置在所述孔中，并且与所述再分布图案的所述内侧壁接触。

公开(公告)号：CN107564894B

公开(公告)日：2021-06-15

申请号：CN201710513118.8

申请日：2017-06-29

Applicant: 三星电子株式会社

Inventor： 金知晃 ,  沈钟辅 ,  韩相旭 ,  赵汊济 ,  张根豪

IPC: H01L25/065

Abstract: 本发明公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

公开(公告)号：CN112366186A

公开(公告)日：2021-02-12

申请号：CN202011154389.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装，包括：第一半导体芯片，包括第一贯通电极；多个第二半导体芯片，堆叠在第一半导体芯片的顶表面上，多个第二半导体芯片中的至少一个包括第二贯通电极；多个第一连接凸块，附接到第一半导体芯片的底表面，多个第一连接凸块中的每个包括第一柱结构和第一焊料层；以及多个第二连接凸块，在第一半导体芯片和最下面的第二半导体芯片之间以及在多个第二半导体芯片当中相邻的两个第二半导体芯片之间，多个第二连接凸块中的每个包括第二柱结构和第二焊料层，其中，第一柱结构包括第一柱层、扩散阻挡层和粘合层，以及第二柱结构包括第二柱层并且不包括与粘合层相对应的层。

公开(公告)号：CN108735770A

公开(公告)日：2018-11-02

申请号：CN201810310753.0

申请日：2018-04-09

Applicant: 三星电子株式会社

Inventor： 金志澈 ,  赵汊济 ,  韩相旭 ,  赵京淳 ,  金载春 ,  朴佑炫

IPC: H01L27/148 ,  H01L25/18

Abstract: 本发明公开了一种半导体封装件，其包括：衬底上的第一半导体芯片；第二半导体芯片，其位于衬底上并且与第一半导体装置间隔开；模制层，其位于衬底上并且覆盖第一半导体芯片的侧部和第二半导体芯片的侧部；以及图像传感器单元，其位于第一半导体芯片、第二半导体芯片和模制层上。图像传感器单元电连接至第一半导体芯片。

公开(公告)号：CN107689367A

公开(公告)日：2018-02-13

申请号：CN201710605946.4

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 张根豪 ,  沈钟辅 ,  赵汊济

IPC: H01L25/18 ,  H01L23/498 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L24/03 ,  H01L24/09 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/0912 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06555 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/48 ,  H01L24/81 ,  H01L24/85 ,  H01L25/18 ,  H01L2224/16148 ,  H01L2224/48106 ,  H01L2224/48229 ,  H01L2224/81 ,  H01L2224/85

Abstract: 本申请公开了一种半导体封装件，包括：衬底，其包括外部连接端子和空腔；设置在空腔内的第一半导体芯片，第一半导体芯片包括第一焊盘和不同于第一焊盘的第二焊盘，第一焊盘和第二焊盘设置在第一半导体芯片的第一表面上；金属线，其设置在衬底和第一半导体芯片上，并且将第一半导体芯片的第一焊盘与衬底的外部连接端子电连接；设置在第一半导体芯片上的第二半导体芯片，第二半导体芯片包括设置在第二半导体芯片的面向第一半导体芯片的第二表面上的第三焊盘；以及连接端子，其将第一半导体芯片的第二焊盘与第二半导体芯片的第三焊盘电连接，连接端子不与金属线电连接。