公开(公告)号：CN112366186A

公开(公告)日：2021-02-12

申请号：CN202011154389.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装，包括：第一半导体芯片，包括第一贯通电极；多个第二半导体芯片，堆叠在第一半导体芯片的顶表面上，多个第二半导体芯片中的至少一个包括第二贯通电极；多个第一连接凸块，附接到第一半导体芯片的底表面，多个第一连接凸块中的每个包括第一柱结构和第一焊料层；以及多个第二连接凸块，在第一半导体芯片和最下面的第二半导体芯片之间以及在多个第二半导体芯片当中相邻的两个第二半导体芯片之间，多个第二连接凸块中的每个包括第二柱结构和第二焊料层，其中，第一柱结构包括第一柱层、扩散阻挡层和粘合层，以及第二柱结构包括第二柱层并且不包括与粘合层相对应的层。

公开(公告)号：CN107452695A

公开(公告)日：2017-12-08

申请号：CN201710333226.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

CPC classification number: H01L25/0657 ,  H01L23/3185 ,  H01L23/53238 ,  H01L2224/16145 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06582 ,  H01L23/3121 ,  H01L23/49811 ,  H01L23/49838

Abstract: 一种半导体封装包括：在其中提供贯通电极的第一半导体芯片；连接到第一半导体芯片的顶表面的第二半导体芯片；第一连接凸块，附接到第一半导体芯片的底表面并且包括第一柱结构和第一焊料层；以及第二连接凸块，位于第一半导体芯片和第二半导体芯片之间，配置为电连接第一半导体芯片和第二半导体芯片，并且包括第二柱结构和第二焊料层。

公开(公告)号：CN112366186B

公开(公告)日：2022-02-18

申请号：CN202011154389.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装，包括：第一半导体芯片，包括第一贯通电极；多个第二半导体芯片，堆叠在第一半导体芯片的顶表面上，多个第二半导体芯片中的至少一个包括第二贯通电极；多个第一连接凸块，附接到第一半导体芯片的底表面，多个第一连接凸块中的每个包括第一柱结构和第一焊料层；以及多个第二连接凸块，在第一半导体芯片和最下面的第二半导体芯片之间以及在多个第二半导体芯片当中相邻的两个第二半导体芯片之间，多个第二连接凸块中的每个包括第二柱结构和第二焊料层，其中，第一柱结构包括第一柱层、扩散阻挡层和粘合层，以及第二柱结构包括第二柱层并且不包括与粘合层相对应的层。

公开(公告)号：CN107452695B

公开(公告)日：2021-04-06

申请号：CN201710333226.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装包括：在其中提供贯通电极的第一半导体芯片；连接到第一半导体芯片的顶表面的第二半导体芯片；第一连接凸块，附接到第一半导体芯片的底表面并且包括第一柱结构和第一焊料层；以及第二连接凸块，位于第一半导体芯片和第二半导体芯片之间，配置为电连接第一半导体芯片和第二半导体芯片，并且包括第二柱结构和第二焊料层。

公开(公告)号：CN112366185A

公开(公告)日：2021-02-12

申请号：CN202011154388.2

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装，包括：第一半导体芯片，包括多个第一贯通电极；多个第一顶部接触焊盘，附接到第一半导体芯片的顶表面并且分别连接到多个第一贯通电极；多个第二半导体芯片，堆叠在第一半导体芯片的顶表面上，多个第二半导体芯片中的至少一个包括第二贯通电极；多个第一连接凸块，附接到第一半导体芯片的底表面，多个第一连接凸块中的每个包括第一柱结构和第一焊料层；以及多个第二连接凸块，位于第一半导体芯片和最下面的第二半导体芯片之间以及多个第二半导体芯片当中相邻的两个第二半导体芯片之间，多个第二连接凸块中的每个包括第二柱结构和第二焊料层。