公开(公告)号：CN109755206A

公开(公告)日：2019-05-14

申请号：CN201810399546.7

申请日：2018-04-28

申请人： 三星电机株式会社

发明人： 李在彦 ,  郑泰成 ,  高永宽 ,  李硕浩 ,  卞贞洙

IPC分类号： H01L23/488 ,  H01L21/60

CPC分类号： H01L23/49816 ,  H01L21/4853 ,  H01L21/4857 ,  H01L23/293 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/13 ,  H01L2221/68345 ,  H01L2224/0231 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/97 ,  H01L2924/014 ,  H01L2224/81

摘要： 本发明提供一种连接构件及其制造方法以及半导体封装件。所述半导体封装件包括：半导体芯片；连接构件，具有第一表面和与第一表面背对的第二表面，半导体芯片设置在第一表面上；包封件，设置在连接构件的第一表面上，并包封半导体芯片；钝化层，位于连接构件的第二表面上；以及凸块下金属层，部分地嵌在钝化层中，其中，凸块下金属层包括：凸块下金属过孔，嵌在钝化层中并连接到连接构件的重新分布层；以及凸块下金属焊盘，连接到凸块下金属过孔，并从钝化层的表面突出，并且凸块下金属过孔的与凸块下金属焊盘接触的部分的宽度比凸块下金属过孔的与重新分布层接触的部分的宽度窄。

公开(公告)号：CN108962997A

公开(公告)日：2018-12-07

申请号：CN201810823512.6

申请日：2018-07-25

申请人： 阳林涛 ,  王永贵

发明人： 阳林涛 ,  王永贵

IPC分类号： H01L29/78 ,  H01L23/31 ,  H01L21/336

CPC分类号： H01L29/7802 ,  H01L23/3171 ,  H01L23/3178 ,  H01L23/3185 ,  H01L29/66712

摘要： 本发明提供了一种功率器件及其制作方法，所述功率器件的制作方法包括：提供第一导电类型的衬底；在所述衬底下表面形成延伸至所述衬底内的第一沟槽，所述第一沟槽自所述衬底下表面延伸至所述衬底内的方向上宽度递减；在所述衬底上表面生长形成第一导电类型的外延层；在所述衬底下表面形成延伸至所述外延层内的第二沟槽，所述第二沟槽自所述衬底下表面延伸至所述外延层内的方向上宽度递减；在所述外延层上表面形成源极和栅极结构，其中，所述源极和栅极结构包括正面电极；在所述衬底的下表面形成背面电极；形成贯穿所述外延层上表面的防水层延伸至所述第二沟槽顶部的第三沟槽。由于在形成所述第三沟槽后，不用再进行单独的划片步骤。

公开(公告)号：CN108511401A

公开(公告)日：2018-09-07

申请号：CN201810414788.9

申请日：2018-05-03

申请人： 江阴长电先进封装有限公司

发明人： 张黎 ,  赖志明 ,  陈锦辉 ,  陈栋

IPC分类号： H01L23/31 ,  H01L23/498 ,  H01L21/48 ,  H01L21/56 ,  H01L21/78

CPC分类号： H01L2224/11 ,  H01L23/3185 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/78 ,  H01L23/49816

摘要： 本发明公开了一种半导体芯片的封装结构及其封装方法，属于半导体芯片封装技术领域。其硅基本体的上表面设有芯片电极、钝化层和介电层，在所述介电层的表面沉积金属导电层，再在金属导电层上形成金属凸块，金属凸块与金属导电层融为一体，形成金属柱，所述金属柱的高度范围为15~50微米；包封料包封金属柱、介电层的裸露面，并向下延伸并覆盖硅基本体的四个侧壁，形成包封层，所述包封层的上表面露出金属柱的上表面，并在金属柱的上表面设置连接件；所述硅基本体的背面设置背面保护层。本发明提供了一种采用非重构方式实现了一种具有保护功能的包覆型晶圆级芯片封装结构及其封装方法。

公开(公告)号：CN108292646A

公开(公告)日：2018-07-17

申请号：CN201680068857.4

申请日：2016-11-24

申请人： 英特尔公司

发明人： E·李 ,  J·黑普纳 ,  R·迪亚斯 ,  M·莫迪

IPC分类号： H01L23/552 ,  H01L23/31 ,  H01L21/56

CPC分类号： H01L23/60 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/3185 ,  H01L23/552 ,  H01L24/97 ,  H01L2924/15159 ,  H01L2924/1815

摘要： 公开了电子器件封装。在一个示例中，电子器件封装可以包括底表面和从底表面延伸的侧表面。侧表面可以被定向为与底表面成非垂直角。在另一示例中，电子器件封装可以包括具有第一区域的平坦顶表面、具有第二区域的平坦底表面和在顶表面和底表面之间延伸的侧表面。第二区域可以大于第一区域。在又一示例中，电子器件封装可以包括限定平面的衬底、设置在衬底上的电子部件和设置在电子部件的横向侧周围的材料层。材料层可以被定向为与平面成小于90度的角。

公开(公告)号：CN103794487B

公开(公告)日：2018-05-15

申请号：CN201310476134.6

申请日：2013-10-12

申请人： 富士电机株式会社

发明人： 坂口庄司 ,  I·索非亚

IPC分类号： H01L21/288 ,  H01L29/06

CPC分类号： H01L21/283 ,  C23C18/1605 ,  C23C18/1651 ,  C23C18/32 ,  C23C18/42 ,  C25D5/022 ,  C25D5/12 ,  C25D7/123 ,  H01L21/288 ,  H01L21/304 ,  H01L21/6836 ,  H01L23/3185 ,  H01L23/544 ,  H01L29/0657 ,  H01L29/456 ,  H01L29/66333 ,  H01L29/66712 ,  H01L2221/68381 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种防止镀覆层在半导体衬底的另一个主面侧异常析出的同时、能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层的半导体器件制造方法。首先，在n‑型半导体衬底的正面和背面分别形成发射极电极和集电极电极。接着，将第一膜粘贴于n‑型半导体衬底的背面。接着，在n‑型半导体衬底的槽部中埋入树脂构件。接着，从n‑型半导体衬底的正面跨至其背面地将第二膜粘贴于n‑型半导体衬底的外周部。将第一膜及第二膜粘贴成以将残留在第一膜及第二膜与n‑型半导体衬底之间的空气挤出。然后，在将第一膜及第二膜粘贴于n‑型半导体衬底的状态下进行无电解镀覆处理，从而在n‑型半导体衬底的正面侧依次形成镍镀覆层和金镀覆层。

公开(公告)号：CN104079249B

公开(公告)日：2018-05-04

申请号：CN201410099536.3

申请日：2014-03-18

申请人： 精工爱普生株式会社

发明人： 近藤学

IPC分类号： H03H3/02 ,  H03H9/19

CPC分类号： H01L21/4842 ,  H01L21/56 ,  H01L23/3185 ,  H01L23/345 ,  H01L23/49572 ,  H01L24/81 ,  H01L2224/16245 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2224/8192 ,  H01L2224/83102 ,  H03H9/10 ,  Y10T29/4913 ,  H01L2924/00014

摘要： 本发明提供电子器件、电子设备、移动体、电子器件的制造方法，使得电子部件与金属构件的接合强度高。该电子器件具有：具有外部连接端子（20）的电子部件（12）；与所述外部连接端子（20）连接的引线框（22）（金属构件），其中，在所述引线框（22）上设置有连接盘（26），所述连接盘（26）在俯视时与所述外部连接端子（20）重叠，且至少所述连接盘（26）的一部分位于所述电子部件（12）的外形外侧，所述连接盘（26）与所述外部连接端子（20）通过导电性接合构件（30）连接，所述连接盘（26）与所述电子部件（12）通过树脂（32）接合，所述树脂（32）在俯视时延伸到所述连接盘（32）的位于所述电子部件（12）的外形外侧的区域。

公开(公告)号：CN107785341A

公开(公告)日：2018-03-09

申请号：CN201610903215.3

申请日：2016-10-18

申请人： 台湾积体电路制造股份有限公司

发明人： 罗婉瑜 ,  刘钦洲 ,  杨国男 ,  张佑任

IPC分类号： H01L23/488

CPC分类号： G06F17/5081 ,  G06F17/5077 ,  G06F2217/40 ,  G06F2217/82 ,  H01L23/3185 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/02 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/02331 ,  H01L2224/02372 ,  H01L2224/02377 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/1411 ,  H01L2224/14515 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81192 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2224/29099 ,  H01L2924/00 ,  H01L24/25 ,  H01L2224/1701 ,  H01L2224/1705 ,  H01L2224/25171

摘要： 提供集成扇出型封装件及其布局方法。一种集成扇出型封装件包括芯片以及扇出型衬底。所述芯片具有位于其中的互连线结构。所述扇出型衬底具有位于其中的重分布层结构以及位于其第一表面上的多个第一导体凸块。所述第一导体凸块与所述互连线结构的互连线层和所述重分布层结构的重分布层实体接触，且所述第一导体凸块的深宽比为约1/3至1/10。

公开(公告)号：CN107611100A

公开(公告)日：2018-01-19

申请号：CN201610812256.1

申请日：2016-09-09

申请人： 台湾积体电路制造股份有限公司

发明人： 侯皓程 ,  李建勋 ,  余振华 ,  刘重希 ,  郑荣伟 ,  黄炳刚 ,  邱绍玲 ,  王宗鼎

IPC分类号： H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/528 ,  H01L23/538 ,  H01L21/56

CPC分类号： H01L21/568 ,  H01L21/56 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/6836 ,  H01L23/28 ,  H01L23/31 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3157 ,  H01L23/3185 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0655 ,  H01L2221/68327 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/214 ,  H01L2224/24137 ,  H01L2924/14 ,  H01L2924/18162

摘要： 一种整合扇出型封装，其包括芯片模块、第二集成电路、第二绝缘包封体以及重布线路结构。芯片模块包括第一绝缘包封体以及嵌于第一绝缘包封体中的至少一第一集成电路，第一集成电路包括第一表面以及分布于第一表面上的多个第一导电端子。第二集成电路包括第二表面以及分布于第二表面上的多个第二导电端子。芯片模块与第二集成电路嵌于第二绝缘包封体中。第一导电端子以及第二导电端子藉由第一绝缘包封体以及第二绝缘包封体而暴露。重布线路结构覆盖第一表面、第二表面、第一绝缘包封体以及第二绝缘包封体。重布线路结构与第一导电端子以及第二导电端子电性连接。此外，整合扇出型封装的制造方法亦被提出。

公开(公告)号：CN107527878A

公开(公告)日：2017-12-29

申请号：CN201710461354.X

申请日：2017-06-15

申请人： 安世有限公司

发明人： 汉斯-于尔根·芬克 ,  托比亚斯·斯普罗杰斯 ,  罗尔夫·布伦纳 ,  吕迪格·韦伯 ,  沃尔夫冈·施尼特 ,  弗兰克·布尔迈斯特

IPC分类号： H01L23/31 ,  H01L21/78 ,  H01L23/488

CPC分类号： H01L23/562 ,  H01L21/561 ,  H01L21/568 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3185 ,  H01L23/544 ,  H01L2223/5446 ,  H01L2924/3841 ,  H01L23/3121 ,  H01L23/488

摘要： 公开了半导体器件以及保护多个半导体器件的侧壁的方法。所述方法包括步骤：在半导体晶圆上制造多个半导体器件；蚀刻以在所述半导体晶圆的背面上形成沟槽格网。所述沟槽格网划定多个半导体器件中的每一个的物理边界。所述方法还包括在背面上沉积保护层，蚀刻以从水平表面去除保护层，并且从半导体晶圆中分离出多个半导体器件中的每一个。

公开(公告)号：CN107403774A

公开(公告)日：2017-11-28

申请号：CN201710307666.5

申请日：2017-05-03

申请人： 株式会社捷太格特

发明人： 佐藤裕人

IPC分类号： H01L23/367 ,  H01L23/31

CPC分类号： H05K1/18 ,  B62D5/0406 ,  H01L23/3677 ,  H01L23/4006 ,  H01L25/072 ,  H01L2023/4025 ,  H01L2023/4062 ,  H01L2023/4087 ,  H01L2224/40137 ,  H02K11/33 ,  H02K2211/03 ,  H05K1/0203 ,  H05K7/20454 ,  H05K7/209 ,  H01L23/3672 ,  H01L23/3171 ,  H01L23/3185

摘要： 本发明提供即使因各种不一致而导致IC芯片与散热片相对置的面最大程度地接近也能够抑制IC芯片与散热片出现短路的半导体装置。马达装置的控制器具备：基板(14)，其安装有各MOSFET(15)；以及散热片(40)，其以与各MOSFET(15)和与基板(14)对置的方式设置，用以使从各MOSFET(15)产生的热散热。在各MOSFET(15)上的对置面(15b)分别设置有绝缘部(15a)。在散热片(40)上的对置面(40a)分别设置有从散热片(40)朝向各MOSFET(15)的绝缘部(15a)突出的突出部(42)。而且，在各绝缘部(15a)与各突出部(42)之间设置比上述第一间隙(44)小的第二间隙(45)。