公开(公告)号：CN112185936B

公开(公告)日：2024-06-18

申请号：CN202011039486.1

申请日：2016-07-11

Applicant: 三星电子株式会社

Inventor： 朴明洵 ,  郑显秀 ,  李灿浩

IPC: H01L23/544 ,  H01L23/498 ,  G11C29/12

Abstract: 公开了一种半导体芯片，所述半导体芯片包括：多个芯片焊盘，位于芯片主体的外围电路区域中；再分布布线测试焊盘，位于芯片主体的外围电路区域中，并且在平面图中与所述多个芯片焊盘分隔开；再分布布线连接焊盘，位于芯片主体的核心区域中，并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开；再分布布线层，电连接到所述多个芯片焊盘，其中，再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层；存储器单元阵列，在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置；以及键合引线，将再分布布线连接焊盘电连接到外部装置。

公开(公告)号：CN116705737A

公开(公告)日：2023-09-05

申请号：CN202310693840.X

申请日：2018-04-26

Applicant: 三星电子株式会社

Inventor： 李灿浩 ,  郑显秀 ,  柳翰成 ,  李仁荣

IPC: H01L23/48 ,  H01L23/485 ,  H01L21/60

Abstract: 可提供一种半导体封装，所述半导体封装包括：第一半导体器件；第二半导体器件，位于所述第一半导体器件上；以及焊料球，位于所述第一半导体器件与所述第二半导体器件之间。所述第一半导体器件，包括：衬底；绝缘层，位于所述衬底上且包括沟槽；至少一个通孔结构，穿透所述衬底且突出在所述沟槽的底表面上方；以及导电结构，在所述沟槽中环绕所述至少一个通孔结构，且其中所述通孔结构与所述焊料球直接物理接触。

公开(公告)号：CN114141764A

公开(公告)日：2022-03-04

申请号：CN202111035458.7

申请日：2021-09-03

Applicant: 三星电子株式会社

Inventor： 郑命杞 ,  郑显秀 ,  俞泰元

IPC: H01L25/18 ,  H01L23/488

Abstract: 一种半导体封装件包括第一半导体芯片、设置在第一半导体芯片上的第二半导体芯片和设置在第二半导体芯片上的第三半导体芯片。第一焊盘设置在第二半导体芯片的顶表面上，并且包括第一部分和从第一部分在竖直方向上突出的第二部分。第一部分在第一水平方向上的宽度大于第二部分在第一水平方向上的宽度。第二焊盘设置在第三半导体芯片的面对第二半导体芯片的顶表面的底表面上，焊球被设置为围绕位于第一焊盘与第二焊盘之间的第一焊盘的第二部分的侧壁。

公开(公告)号：CN107017295B

公开(公告)日：2020-07-14

申请号：CN201610903349.5

申请日：2016-10-18

Applicant: 三星电子株式会社

Inventor： 李正允 ,  梁光容 ,  慎居明 ,  郑显秀 ,  李庸硕

IPC: H01L29/78 ,  H01L29/10

Abstract: 一种半导体器件包括：在衬底上的隔离图案，所述隔离图案具有在衬底上的下部绝缘图案，以及覆盖所述下部绝缘图案的侧表面的间隔物；穿过所述隔离图案以接触衬底的垂直结构，所述垂直结构具有在衬底上的第一半导体层，第一半导体层的下端在比所述隔离图案的下表面更低的高度，在第一半导体层上的第二半导体层，以及在第二半导体层上的第三半导体层；以及与垂直结构交叉且在所述隔离图案上方延伸的栅电极。

公开(公告)号：CN104637901B

公开(公告)日：2018-09-18

申请号：CN201410638228.3

申请日：2014-11-06

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  赵泰济 ,  郑显秀

IPC: H01L23/485 ,  H01L27/146 ,  H01L21/768

Abstract: 本发明提供了一种具有贯通电极的半导体器件及其制造方法。所述半导体器件可包括：第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面；第二半导体芯片，其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面，第二半导体芯片堆叠在第一半导体芯片上以使得第二有源表面面对第一有源表面；以及导电互连部分，其被配置为将第一半导体芯片电连接至第二半导体芯片，其中，导电互连部分包括：第一贯通电极，其穿通第二半导体芯片，并将第二底部焊盘电连接至第二顶部焊盘；以及第二贯通电极，其穿通第二半导体芯片，穿过第二顶部焊盘的水平面而不接触第二顶部焊盘，并将第二底部焊盘电连接至第一顶部焊盘。

公开(公告)号：CN104253056B

公开(公告)日：2018-01-30

申请号：CN201410290157.2

申请日：2014-06-25

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  金钟延 ,  李仁荣 ,  赵泰济

IPC: H01L21/60 ,  H01L23/498 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L21/02016 ,  H01L21/486 ,  H01L21/561 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/16 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00012

Abstract: 本发明提供具有穿通电极的半导体封装及其制造方法。该方法可以包括：形成包括堆叠在第二半导体芯片上的第一半导体芯片的晶片级封装；形成包括堆叠在第三半导体芯片上的第四半导体芯片的芯片级封装；在晶片级封装的第二半导体基板的后表面上堆叠多个芯片级封装，抛光晶片级封装的第一模层和第一半导体芯片以暴露第一半导体芯片的第一穿通电极，和在被抛光的第一半导体芯片上形成外部电极以分别连接到第一穿通电极。

公开(公告)号：CN106549001A

公开(公告)日：2017-03-29

申请号：CN201610675009.1

申请日：2016-08-16

Applicant: 三星电子株式会社

Inventor： 朴明洵 ,  郑显秀 ,  金原永 ,  张爱妮 ,  李灿浩

IPC: H01L23/498

CPC classification number: H01L23/50 ,  H01L24/02 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06139 ,  H01L2224/06151 ,  H01L2224/06152 ,  H01L2224/06155 ,  H01L2224/06156 ,  H01L2224/06159 ,  H01L2224/0616 ,  H01L2224/06165 ,  H01L2224/06169 ,  H01L2224/06177 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16227 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/0613

Abstract: 公开了具有再分布焊盘的半导体装置。所述半导体装置包括设置在半导体基板上的多个电焊盘以及电连接到电焊盘和外部端子的多个再分布焊盘。所述多个再分布焊盘包括构成用于第一电信号的传输路径的多个第一再分布焊盘以及构成用于与第一电信号不同的第二电信号的传输路径的至少一个第二再分布焊盘。第一再分布焊盘布置在半导体基板上以形成至少两行，所述至少一个第二再分布焊盘设置在所述至少两行第一再分布焊盘之间。

公开(公告)号：CN1738017A

公开(公告)日：2006-02-22

申请号：CN200510092056.5

申请日：2005-08-16

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  沈成珉 ,  张东铉 ,  朴明洵 ,  宋永僖

IPC: H01L21/60 ,  H01L21/28 ,  H01L23/485

CPC classification number: H05K3/3436 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05655 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16195 ,  H05K3/0023 ,  H05K2201/10977 ,  Y02P70/613 ,  Y10T29/49149 ,  H01L2224/05552 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 本发明涉及集成电路(IC)芯片和封装。在半导体器件的制造中，沉积感光层从而以该感光层覆盖电极的暴露部分。该感光层然后经历光刻工艺从而部分地去除该感光层的覆盖该电极的部分。该电极可以是球电极或凸点电极，该半导体器件可以包含在晶片级封装(WLP)或倒装芯片封装中。

公开(公告)号：CN115692349A

公开(公告)日：2023-02-03

申请号：CN202210639105.6

申请日：2022-06-07

Applicant: 三星电子株式会社

Inventor： 金泳龙 ,  郑显秀

IPC: H01L23/485 ,  H01L25/16 ,  H01L25/18 ,  H10B80/00

Abstract: 一种半导体封装，包括：第一半导体芯片，位于封装衬底上；第二半导体芯片，位于所述第一半导体芯片上并且在其底表面上具有重分布层；凸块下焊盘，位于所述重分布层的底表面上；第一焊接部，靠近所述第一半导体芯片并且将所述凸块下焊盘中的第一焊盘连接到所述封装衬底的衬底焊盘；以及模塑层，位于所述封装衬底上并且覆盖所述第一半导体芯片和所述第二半导体芯片以及所述第一焊接部。所述凸块下焊盘中的第二焊盘与所述第一半导体芯片的顶表面直接接触。所述第一焊盘通过所述重分布层连接到所述第二半导体芯片的集成电路。所述第二焊盘与所述第二半导体芯片的所述集成电路绝缘。

公开(公告)号：CN106847762B

公开(公告)日：2022-01-18

申请号：CN201611025660.0

申请日：2016-11-16

Applicant: 三星电子株式会社

Inventor： 李灿浩 ,  郑显秀 ,  朴明洵

IPC: H01L23/31 ,  H01L23/488

Abstract: 公开了一种半导体装置和一种半导体封装件。所述半导体装置包括：基底；去耦电容器，设置在基底上；第一连接焊盘，与去耦电容器竖直地叠置；钝化层，暴露第一连接焊盘的一部分；以及第一焊料凸块，设置在第一连接焊盘上并覆盖钝化层的顶表面的一部分。