半导体芯片
    1.
    发明授权

    公开(公告)号:CN112185936B

    公开(公告)日:2024-06-18

    申请号:CN202011039486.1

    申请日:2016-07-11

    Abstract: 公开了一种半导体芯片,所述半导体芯片包括:多个芯片焊盘,位于芯片主体的外围电路区域中;再分布布线测试焊盘,位于芯片主体的外围电路区域中,并且在平面图中与所述多个芯片焊盘分隔开;再分布布线连接焊盘,位于芯片主体的核心区域中,并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开;再分布布线层,电连接到所述多个芯片焊盘,其中,再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层;存储器单元阵列,在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置;以及键合引线,将再分布布线连接焊盘电连接到外部装置。

    半导体封装
    2.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN116705737A

    公开(公告)日:2023-09-05

    申请号:CN202310693840.X

    申请日:2018-04-26

    Abstract: 可提供一种半导体封装,所述半导体封装包括:第一半导体器件;第二半导体器件,位于所述第一半导体器件上;以及焊料球,位于所述第一半导体器件与所述第二半导体器件之间。所述第一半导体器件,包括:衬底;绝缘层,位于所述衬底上且包括沟槽;至少一个通孔结构,穿透所述衬底且突出在所述沟槽的底表面上方;以及导电结构,在所述沟槽中环绕所述至少一个通孔结构,且其中所述通孔结构与所述焊料球直接物理接触。

    具有具备台阶结构的焊盘的半导体封装件

    公开(公告)号:CN114141764A

    公开(公告)日:2022-03-04

    申请号:CN202111035458.7

    申请日:2021-09-03

    Abstract: 一种半导体封装件包括第一半导体芯片、设置在第一半导体芯片上的第二半导体芯片和设置在第二半导体芯片上的第三半导体芯片。第一焊盘设置在第二半导体芯片的顶表面上,并且包括第一部分和从第一部分在竖直方向上突出的第二部分。第一部分在第一水平方向上的宽度大于第二部分在第一水平方向上的宽度。第二焊盘设置在第三半导体芯片的面对第二半导体芯片的顶表面的底表面上,焊球被设置为围绕位于第一焊盘与第二焊盘之间的第一焊盘的第二部分的侧壁。

    具有多沟道的半导体器件

    公开(公告)号:CN107017295B

    公开(公告)日:2020-07-14

    申请号:CN201610903349.5

    申请日:2016-10-18

    Abstract: 一种半导体器件包括:在衬底上的隔离图案,所述隔离图案具有在衬底上的下部绝缘图案,以及覆盖所述下部绝缘图案的侧表面的间隔物;穿过所述隔离图案以接触衬底的垂直结构,所述垂直结构具有在衬底上的第一半导体层,第一半导体层的下端在比所述隔离图案的下表面更低的高度,在第一半导体层上的第二半导体层,以及在第二半导体层上的第三半导体层;以及与垂直结构交叉且在所述隔离图案上方延伸的栅电极。

    具有贯通电极的半导体器件及其制造方法

    公开(公告)号:CN104637901B

    公开(公告)日:2018-09-18

    申请号:CN201410638228.3

    申请日:2014-11-06

    Abstract: 本发明提供了一种具有贯通电极的半导体器件及其制造方法。所述半导体器件可包括:第一半导体芯片,其包括上面设有第一顶部焊盘的第一有源表面;第二半导体芯片,其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面,第二半导体芯片堆叠在第一半导体芯片上以使得第二有源表面面对第一有源表面;以及导电互连部分,其被配置为将第一半导体芯片电连接至第二半导体芯片,其中,导电互连部分包括:第一贯通电极,其穿通第二半导体芯片,并将第二底部焊盘电连接至第二顶部焊盘;以及第二贯通电极,其穿通第二半导体芯片,穿过第二顶部焊盘的水平面而不接触第二顶部焊盘,并将第二底部焊盘电连接至第一顶部焊盘。

    半导体封装
    9.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN115692349A

    公开(公告)日:2023-02-03

    申请号:CN202210639105.6

    申请日:2022-06-07

    Inventor: 金泳龙 郑显秀

    Abstract: 一种半导体封装,包括:第一半导体芯片,位于封装衬底上;第二半导体芯片,位于所述第一半导体芯片上并且在其底表面上具有重分布层;凸块下焊盘,位于所述重分布层的底表面上;第一焊接部,靠近所述第一半导体芯片并且将所述凸块下焊盘中的第一焊盘连接到所述封装衬底的衬底焊盘;以及模塑层,位于所述封装衬底上并且覆盖所述第一半导体芯片和所述第二半导体芯片以及所述第一焊接部。所述凸块下焊盘中的第二焊盘与所述第一半导体芯片的顶表面直接接触。所述第一焊盘通过所述重分布层连接到所述第二半导体芯片的集成电路。所述第二焊盘与所述第二半导体芯片的所述集成电路绝缘。

    半导体装置和半导体封装件

    公开(公告)号:CN106847762B

    公开(公告)日:2022-01-18

    申请号:CN201611025660.0

    申请日:2016-11-16

    Abstract: 公开了一种半导体装置和一种半导体封装件。所述半导体装置包括:基底;去耦电容器,设置在基底上;第一连接焊盘,与去耦电容器竖直地叠置;钝化层,暴露第一连接焊盘的一部分;以及第一焊料凸块,设置在第一连接焊盘上并覆盖钝化层的顶表面的一部分。

Patent Agency Ranking