具有再分布焊盘的半导体装置

    公开(公告)号:CN106549001B

    公开(公告)日:2021-04-06

    申请号:CN201610675009.1

    申请日:2016-08-16

    Abstract: 公开了具有再分布焊盘的半导体装置。所述半导体装置包括设置在半导体基板上的多个电焊盘以及电连接到电焊盘和外部端子的多个再分布焊盘。所述多个再分布焊盘包括构成用于第一电信号的传输路径的多个第一再分布焊盘以及构成用于与第一电信号不同的第二电信号的传输路径的至少一个第二再分布焊盘。第一再分布焊盘布置在半导体基板上以形成至少两行,所述至少一个第二再分布焊盘设置在所述至少两行第一再分布焊盘之间。

    半导体芯片
    2.
    发明公开

    公开(公告)号:CN106340505A

    公开(公告)日:2017-01-18

    申请号:CN201610542639.1

    申请日:2016-07-11

    Abstract: 公开了一种半导体芯片,所述半导体芯片包括:芯片焊盘,设置在芯片主体的第一区域中;再分布布线测试焊盘,设置在芯片主体的第一区域中,与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘;以及再分布布线连接焊盘,设置在芯片主体的第一区域中或芯片主体的第二区域中并且通过再分布布线结构连接到芯片焊盘。

    半导体芯片
    3.
    发明授权

    公开(公告)号:CN112185936B

    公开(公告)日:2024-06-18

    申请号:CN202011039486.1

    申请日:2016-07-11

    Abstract: 公开了一种半导体芯片,所述半导体芯片包括:多个芯片焊盘,位于芯片主体的外围电路区域中;再分布布线测试焊盘,位于芯片主体的外围电路区域中,并且在平面图中与所述多个芯片焊盘分隔开;再分布布线连接焊盘,位于芯片主体的核心区域中,并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开;再分布布线层,电连接到所述多个芯片焊盘,其中,再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层;存储器单元阵列,在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置;以及键合引线,将再分布布线连接焊盘电连接到外部装置。

    半导体封装
    4.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN116705737A

    公开(公告)日:2023-09-05

    申请号:CN202310693840.X

    申请日:2018-04-26

    Abstract: 可提供一种半导体封装,所述半导体封装包括:第一半导体器件;第二半导体器件,位于所述第一半导体器件上;以及焊料球,位于所述第一半导体器件与所述第二半导体器件之间。所述第一半导体器件,包括:衬底;绝缘层,位于所述衬底上且包括沟槽;至少一个通孔结构,穿透所述衬底且突出在所述沟槽的底表面上方;以及导电结构,在所述沟槽中环绕所述至少一个通孔结构,且其中所述通孔结构与所述焊料球直接物理接触。

    半导体装置和半导体封装件

    公开(公告)号:CN106847762B

    公开(公告)日:2022-01-18

    申请号:CN201611025660.0

    申请日:2016-11-16

    Abstract: 公开了一种半导体装置和一种半导体封装件。所述半导体装置包括:基底;去耦电容器,设置在基底上;第一连接焊盘,与去耦电容器竖直地叠置;钝化层,暴露第一连接焊盘的一部分;以及第一焊料凸块,设置在第一连接焊盘上并覆盖钝化层的顶表面的一部分。

    半导体芯片
    7.
    发明授权

    公开(公告)号:CN106340505B

    公开(公告)日:2020-10-27

    申请号:CN201610542639.1

    申请日:2016-07-11

    Abstract: 公开了一种半导体芯片,所述半导体芯片包括:芯片焊盘,设置在芯片主体的第一区域中;再分布布线测试焊盘,设置在芯片主体的第一区域中,与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘;以及再分布布线连接焊盘,设置在芯片主体的第一区域中或芯片主体的第二区域中并且通过再分布布线结构连接到芯片焊盘。

    半导体芯片
    10.
    发明公开

    公开(公告)号:CN112185936A

    公开(公告)日:2021-01-05

    申请号:CN202011039486.1

    申请日:2016-07-11

    Abstract: 公开了一种半导体芯片,所述半导体芯片包括:多个芯片焊盘,位于芯片主体的外围电路区域中;再分布布线测试焊盘,位于芯片主体的外围电路区域中,并且在平面图中与所述多个芯片焊盘分隔开;再分布布线连接焊盘,位于芯片主体的核心区域中,并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开;再分布布线层,电连接到所述多个芯片焊盘,其中,再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层;存储器单元阵列,在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置;以及键合引线,将再分布布线连接焊盘电连接到外部装置。

Patent Agency Ranking