半导体装置
    1.
    发明授权

    公开(公告)号:CN110416304B

    公开(公告)日:2024-07-12

    申请号:CN201910052730.9

    申请日:2019-01-21

    Abstract: 提供了一种半导体装置。所述半导体装置包括:鳍式图案,在基底上沿第一方向延伸;场绝缘层,位于基底上,场绝缘层包围鳍式图案的侧壁;栅电极,位于鳍式图案上,栅电极在与第一方向交叉的第二方向上延伸;第一分隔件,位于栅电极的下部的侧壁上;以及蚀刻停止层,沿栅电极的上部的侧壁和上表面延伸,沿第一分隔件的侧壁延伸,并且沿场绝缘层的上表面延伸。

    半导体装置
    3.
    发明授权

    公开(公告)号:CN107785430B

    公开(公告)日:2023-02-28

    申请号:CN201710641779.9

    申请日:2017-07-31

    Abstract: 本发明提供一种半导体装置,包括:第一有源鳍片阵列及第二有源鳍片阵列,在衬底上设置成在第一方向上延伸并且在与第一方向交叉的第二方向上相互间隔开;一对第一栅极间隔壁,在第一及第二有源鳍片阵列上设置成在第二方向上延伸,且一对第一栅极间隔壁中的每一个包括具有第一宽度的第一区、具有第二宽度的第二区、及位于第一区与第二区之间且具有第三宽度的第三区;其中一对第一栅极间隔壁的第一区位于第一有源鳍片阵列上,一对第一栅极间隔壁的第二区位于第二有源鳍片阵列上,一对第一栅极间隔壁的第三区位于第一有源鳍片阵列与第二有源鳍片阵列之间;第一宽度及第二宽度中的每一个大于第三宽度。所述半导体装置可改善生产良率。

    包括凹入式栅电极部分的半导体器件

    公开(公告)号:CN108461494B

    公开(公告)日:2023-01-10

    申请号:CN201810087764.7

    申请日:2018-01-29

    Abstract: 半导体器件可以包括衬底上的第一有源图案,第一有源图案包括从衬底突出的多个第一有源区。第二有源图案可以在衬底上,包括从衬底突出的多个第二有源区。第一栅电极可以包括以第一高度在第一有源图案上延伸的上部,并且包括以比第一栅电极的第一高度低的第二高度在第一有源图案上延伸的凹入部分。第二栅电极可以包括以第一高度在第二有源图案上延伸的上部,并且包括以比第二栅电极的第一高度低的第二高度在第二有源图案上延伸的凹入部分。绝缘图案可以位于第一栅电极的凹入部分和第二栅电极的凹入部分之间,并且与第一栅电极的凹入部分和第二栅电极的凹入部分直接相邻,绝缘图案使第一栅电极和第二栅电极彼此电隔离。

    半导体器件
    5.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN111834458A

    公开(公告)日:2020-10-27

    申请号:CN202010258547.7

    申请日:2020-04-03

    Abstract: 一种半导体器件包括:在衬底上沿第一方向延伸的多个有源区;位于所述多个有源区之间的器件隔离层,使得所述多个有源区的上部从所述器件隔离层突出;在所述衬底上分别在与所述第一方向交叉的第二方向上延伸并且与所述多个有源区相交的第一栅电极和第二栅电极,所述第一栅电极在所述第二方向上与所述第二栅电极间隔开;位于所述第一栅电极与所述第二栅电极之间的第一栅极分隔层;以及在所述第一栅极分隔层下方并且位于所述第一栅电极与所述第二栅电极之间的第二栅极分隔层,所述第二栅极分隔层在与所述第一方向和所述第二方向交叉的第三方向上延伸到所述器件隔离层中。

    半导体器件以及用于制造该半导体器件的方法

    公开(公告)号:CN108074975A

    公开(公告)日:2018-05-25

    申请号:CN201711120568.7

    申请日:2017-11-14

    Abstract: 本发明提供一种能够改善操作性能和可靠性的半导体器件,该半导体器件可以包括用于隔离在长度方向上相邻的栅电极的栅极绝缘支撑物。该半导体器件包括:在基板上的第一栅结构,第一栅结构在第一方向上纵向地延伸以具有相对于彼此的两个长侧和两个短侧,并包括第一栅极间隔物;在基板上的第二栅结构,第二栅结构在第一方向上纵向地延伸以具有相对于彼此的两个长侧和两个短侧,并包括第二栅极间隔物,其中第二栅结构的第一短侧面对第一栅结构的第一短侧;以及栅极绝缘支撑物,设置在第一栅结构的第一短侧和第二栅结构的第一短侧之间并在不同于第一方向的第二方向上纵向地延伸,栅极绝缘支撑物在第二方向上的长度大于第一栅结构和第二栅结构的每个在第二方向上的宽度。

    集成电路器件及制造其的方法

    公开(公告)号:CN108242425B

    公开(公告)日:2022-05-10

    申请号:CN201711191152.4

    申请日:2017-11-24

    Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面,第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面,第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。

    包括自对准接触的半导体器件及其制造方法

    公开(公告)号:CN110299321A

    公开(公告)日:2019-10-01

    申请号:CN201910071670.5

    申请日:2019-01-25

    Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括:衬底;位于所述衬底上的栅电极;位于所述栅电极的侧壁上的第一间隔物;位于所述第一间隔物的侧壁上的导电接触,所述导电接触突出超过所述栅电极的顶表面;由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽;沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层;以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案,其中,所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。

Patent Agency Ranking