采用应力记忆技术制造半导体器件的方法及半导体器件

    公开(公告)号:CN108461394B

    公开(公告)日:2023-02-03

    申请号:CN201810358912.4

    申请日:2012-09-07

    Abstract: 本发明提供一种采用应力记忆技术制造半导体器件的方法及半导体器件。所述方法包括:提供支撑栅电极的衬底;通过执行预非晶化注入(PAI)工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂;在衬底上形成引力诱导层以覆盖非晶化的源/漏区;以及随后通过对衬底进行退火而使源/漏区再结晶。然后,可去除应力诱导层。此外,在源/漏区已经非晶化之后可将C或N注入整个源/漏区中,或者仅注入非晶化的源/漏区的上部分。

    集成电路器件及制造其的方法

    公开(公告)号:CN108242425A

    公开(公告)日:2018-07-03

    申请号:CN201711191152.4

    申请日:2017-11-24

    CPC classification number: H01L27/0886 H01L27/1116 H01L29/0649

    Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面,第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面,第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。

    集成电路器件及制造其的方法

    公开(公告)号:CN108242425B

    公开(公告)日:2022-05-10

    申请号:CN201711191152.4

    申请日:2017-11-24

    Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面,第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面,第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。

Patent Agency Ranking