-
公开(公告)号:CN102856383A
公开(公告)日:2013-01-02
申请号:CN201210226910.2
申请日:2012-06-29
Applicant: 三星电子株式会社
CPC classification number: H01L29/7848 , H01L21/823807 , H01L21/823814 , H01L29/1608 , H01L29/165 , H01L29/66545 , H01L29/66621 , H01L29/66651 , H01L29/78
Abstract: 本发明提供一种半导体器件,该半导体器件包括基板和在该基板上且彼此间隔开的第一应力生成外延区域和第二应力生成外延区域。沟道区域在该基板上且位于第一应力生成外延区域和第二应力生成外延区域之间。栅极电极位于沟道区域上。沟道区域是外延层,且第一应力生成外延区域和第二应力生成外延区域向沟道区域施加应力。
-
公开(公告)号:CN103094207A
公开(公告)日:2013-05-08
申请号:CN201210330245.1
申请日:2012-09-07
Applicant: 三星电子株式会社
IPC: H01L21/8232
CPC classification number: H01L29/7847 , H01L21/26506 , H01L21/26593 , H01L21/823412 , H01L21/823425 , H01L21/823807 , H01L21/823814 , H01L29/7843
Abstract: 本发明提供一种采用应力记忆技术制造半导体器件的方法。所述方法包括:提供支撑栅电极的衬底;通过执行预非晶化注入(PAI)工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂;在衬底上形成引力诱导层以覆盖非晶化的源/漏区;以及随后通过对衬底进行退火而使源/漏区再结晶。然后,可去除应力诱导层。此外,在源/漏区已经非晶化之后可将C或N注入整个源/漏区中,或者仅注入非晶化的源/漏区的上部分。
-
公开(公告)号:CN108461394B
公开(公告)日:2023-02-03
申请号:CN201810358912.4
申请日:2012-09-07
Applicant: 三星电子株式会社
IPC: H01L21/265 , H01L21/8234 , H01L21/8238 , H01L29/78
Abstract: 本发明提供一种采用应力记忆技术制造半导体器件的方法及半导体器件。所述方法包括:提供支撑栅电极的衬底;通过执行预非晶化注入(PAI)工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂;在衬底上形成引力诱导层以覆盖非晶化的源/漏区;以及随后通过对衬底进行退火而使源/漏区再结晶。然后,可去除应力诱导层。此外,在源/漏区已经非晶化之后可将C或N注入整个源/漏区中,或者仅注入非晶化的源/漏区的上部分。
-
公开(公告)号:CN102956503A
公开(公告)日:2013-03-06
申请号:CN201210282278.3
申请日:2012-08-09
Applicant: 三星电子株式会社
IPC: H01L21/336
CPC classification number: H01L29/165 , H01L21/26506 , H01L21/26586 , H01L21/26593 , H01L21/30604 , H01L21/30608 , H01L21/324 , H01L21/76237 , H01L29/0847 , H01L29/1037 , H01L29/6653 , H01L29/66545 , H01L29/6659 , H01L29/66621 , H01L29/66636 , H01L29/7834 , H01L29/7835 , H01L29/7848
Abstract: 公开了一种半导体装置和制造该半导体装置的方法。一种制造半导体装置的晶体管的方法,该方法包括:在半导体衬底上形成栅极图案;在栅极图案的侧壁上形成间隔体;对半导体衬底进行湿式蚀刻以在该半导体衬底中形成第一凹陷,其中,第一凹陷与间隔体相邻;以及对第一凹陷进行湿式蚀刻以在半导体衬底中形成第二凹陷。
-
公开(公告)号:CN108242425A
公开(公告)日:2018-07-03
申请号:CN201711191152.4
申请日:2017-11-24
Applicant: 三星电子株式会社
IPC: H01L21/8234
CPC classification number: H01L27/0886 , H01L27/1116 , H01L29/0649
Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面,第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面,第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
-
公开(公告)号:CN108242425B
公开(公告)日:2022-05-10
申请号:CN201711191152.4
申请日:2017-11-24
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面,第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面,第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
-
公开(公告)号:CN108461394A
公开(公告)日:2018-08-28
申请号:CN201810358912.4
申请日:2012-09-07
Applicant: 三星电子株式会社
IPC: H01L21/265 , H01L21/8234 , H01L21/8238 , H01L29/78
CPC classification number: H01L29/7847 , H01L21/26506 , H01L21/26593 , H01L21/823412 , H01L21/823425 , H01L21/823807 , H01L21/823814 , H01L29/7843
Abstract: 本发明提供一种采用应力记忆技术制造半导体器件的方法及半导体器件。所述方法包括:提供支撑栅电极的衬底;通过执行预非晶化注入(PAI)工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂;在衬底上形成引力诱导层以覆盖非晶化的源/漏区;以及随后通过对衬底进行退火而使源/漏区再结晶。然后,可去除应力诱导层。此外,在源/漏区已经非晶化之后可将C或N注入整个源/漏区中,或者仅注入非晶化的源/漏区的上部分。
-
公开(公告)号:CN102856383B
公开(公告)日:2017-06-09
申请号:CN201210226910.2
申请日:2012-06-29
Applicant: 三星电子株式会社
CPC classification number: H01L29/7848 , H01L21/823807 , H01L21/823814 , H01L29/1608 , H01L29/165 , H01L29/66545 , H01L29/66621 , H01L29/66651 , H01L29/78
Abstract: 本发明提供一种半导体器件,该半导体器件包括基板和在该基板上且彼此间隔开的第一应力生成外延区域和第二应力生成外延区域。沟道区域在该基板上且位于第一应力生成外延区域和第二应力生成外延区域之间。栅极电极位于沟道区域上。沟道区域是外延层,且第一应力生成外延区域和第二应力生成外延区域向沟道区域施加应力。
-
-
-
-
-
-
-