-
公开(公告)号：CN119403173A
公开(公告)日：2025-02-07
申请号：CN202410547819.3
申请日：2024-05-06
Applicant: 三星电子株式会社
Abstract: 半导体装置包括下图案。沟道隔离结构和场绝缘层接触下图案。栅极结构在下图案上，与沟道隔离结构接触。沟道图案在下图案上，并且包括片图案，每个片图案与沟道隔离结构接触。源极/漏极图案接触沟道图案和沟道隔离结构。沟道隔离结构包括接触栅极结构的第一区域和接触源极/漏极图案的第二区域。沟道隔离结构的第二区域包括其宽度随着距场绝缘层的底表面的距离增大而增大的部分。沟道隔离结构的最上部分的宽度大于沟道隔离结构的最下部分的宽度。
-
公开(公告)号：CN117525069A
公开(公告)日：2024-02-06
申请号：CN202310981072.8
申请日：2023-08-04
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/48 , H01L21/8238
Abstract: 提供了一种三维堆叠场效应晶体管(3DSFET)器件，其包括：第一下源极/漏极区和第二下源极/漏极区，通过由第一栅极结构控制的第一下沟道结构彼此连接；以及第一上源极/漏极区和第二上源极/漏极区，分别在第一下源极/漏极区和第二下源极/漏极区上方，并通过由第一栅极结构控制的第一上沟道结构彼此连接，其中第二下源极/漏极区和第二上源极/漏极区在其间形成PN结。
-
公开(公告)号：CN117525064A
公开(公告)日：2024-02-06
申请号：CN202310974926.X
申请日：2023-08-03
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 提供了一种三维堆叠场效应晶体管(3DSFET)器件，包括：连接到下沟道结构的第一极性类型的下源极/漏极区；第二极性类型的上源极/漏极区，连接到上沟道结构，在下源极/漏极区上方；以及PN结结构，在下源极/漏极区和上源极/漏极区之间，配置为将上源极/漏极区与下源极/漏极区电隔离，其中PN结结构包括第一极性类型的第一区和第二极性类型的第二区。
-
公开(公告)号：CN111244091B
公开(公告)日：2023-10-31
申请号：CN202010063437.5
申请日：2016-03-29
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供制造半导体器件的方法。一种方法包括：在基板第一区域形成多个第一有源鳍和第一牺牲栅结构；在基板第二区域形成多个第二有源鳍和第二牺牲栅结构；在各第一牺牲栅结构侧壁上形成包括第一间隔物和第一牺牲间隔物的第一初级间隔物；第一初级间隔物作为蚀刻掩模蚀刻第一有源鳍上部以在第一牺牲栅结构两侧形成第一凹槽区域；去除第一牺牲间隔物；在第一凹槽区域中外延生长第一嵌入源/漏区；在各第二牺牲栅结构侧壁上形成包括第二和第三间隔物和第二牺牲间隔物的第二初级间隔物；第二初级间隔物作为蚀刻掩模蚀刻第二有源鳍上部以在第二牺牲栅结构两侧形成第二凹槽区域；去除第二牺牲间隔物；在第二凹槽区域中外延生长第二嵌入源/漏区。
-
公开(公告)号：CN107123685B
公开(公告)日：2020-11-10
申请号：CN201710281354.1
申请日：2016-04-25
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/06 , H01L29/08 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/417
Abstract: 一种半导体器件包括衬底、从所述衬底突出的有源鳍以及布置在所述有源鳍的上表面上的非对称菱形源极/漏极。所述源极/漏极包括第一晶体生长部分和第二晶体生长部分，第二晶体生长部分与第一晶体生长部分共享一个平面，并且第二晶体生长部分的下表面布置在比第一晶体生长部分的下表面更低的水平高度上。
-
Patent Agency Ranking
公开(公告)号：CN110752259A
公开(公告)日：2020-02-04
申请号：CN201910594266.6
申请日：2019-07-03
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/167 , H01L29/08 , H01L21/336
Abstract: 一种半导体器件包括：在衬底上沿第一方向延伸的有源鳍；沿第二方向延伸并与有源鳍交叉的栅电极；在栅电极的两个侧壁上的栅极间隔层；以及在栅电极的至少一侧的有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括基层，该基层与有源鳍接触并且具有在凹陷区域的内侧壁上在第一方向上彼此相对的内端和外端。源极/漏极区域可以包括基层上的第一层。第一层可以包括浓度高于基层中包括的锗(Ge)的浓度的锗(Ge)。基层的外端可以与第一层接触，并且可以具有在平面上朝向栅电极的外部凸出的形状。
-
公开(公告)号：CN108242425A
公开(公告)日：2018-07-03
申请号：CN201711191152.4
申请日：2017-11-24
Applicant: 三星电子株式会社
IPC: H01L21/8234
CPC classification number: H01L27/0886 , H01L27/1116 , H01L29/0649
Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
-
公开(公告)号：CN119545897A
公开(公告)日：2025-02-28
申请号：CN202410489495.2
申请日：2024-04-23
Applicant: 三星电子株式会社
Abstract: 一种半导体装置可包括：第一有源图案；第二有源图案，其与第一有源图案间隔开第一距离；第三有源图案，其与第二有源图案间隔开第二距离；第一器件隔离层，其在第一有源图案与第二有源图案之间；第二器件隔离层，其在第二有源图案与第三有源图案之间；第一沟道结构，其与第一有源图案重叠；第二沟道结构，其与第二有源图案重叠；第三沟道结构，其与第三有源图案重叠；以及分离电介质层，其在第一沟道结构与第二沟道结构之间。分离电介质层可与第一器件隔离层重叠。第一器件隔离层的顶表面的水平高度可高于第二器件隔离层的顶表面的水平高度。
-
公开(公告)号：CN119230595A
公开(公告)日：2024-12-31
申请号：CN202410486931.0
申请日：2024-04-22
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/08 , H01L29/10 , H01L27/088 , H01L21/8234
Abstract: 一种半导体器件，包括：第一沟道分离结构和第二沟道分离结构，沿第一方向延伸，并且在第二方向彼此间隔开；第一栅极结构，在第一沟道分离结构与第二沟道分离结构之间在第一方向上彼此间隔开，与第一沟道分离结构和第二沟道分离结构接触；第一沟道图案和第二沟道图案，分别包括第一片状图案和第二片状图案，第一和第二片状图案在第三方向上彼此间隔开，与对应的第一和第二沟道分离结构接触；第一源/漏图案和第二源/漏图案，在第一沟道分离结构与第二沟道分离结构之间，第一源/漏图案与第一沟道图案和第一沟道分离结构接触，第二源/漏图案与第二沟道图案和第二沟道分离结构接触；第一栅极分离结构，在第一源/漏图案与第二源/漏图案之间。
-
公开(公告)号：CN117995879A
公开(公告)日：2024-05-07
申请号：CN202311089645.2
申请日：2023-08-28
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：在衬底上并且在第一水平方向上延伸的有源图案；在有源图案上并且在第二水平方向上延伸的栅电极；在有源图案上的源极/漏极区；与下源极/漏极区间隔开的上源极/漏极区；在上源极/漏极区与下源极/漏极区之间并且连接到下源极/漏极区的下源极/漏极接触；连接到上源极/漏极区的上源极/漏极接触；围绕上源极/漏极区的层间绝缘层；在垂直方向上延伸穿过层间绝缘层的贯通通路，该贯通通路在第二水平方向上与上源极/漏极区和上源极/漏极接触间隔开，该贯通通路连接到下源极/漏极接触；以及在上源极/漏极区的水平方向上的相对侧壁中的每一者上的坝结构。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.044 seconds)
