-
公开(公告)号:CN102376654A
公开(公告)日:2012-03-14
申请号:CN201110229045.2
申请日:2011-08-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/78 , H01L23/3157 , H01L23/585 , H01L2924/0002 , H01L2924/14 , H01L2924/00
Abstract: 本发明提供了一种制造半导体器件的方法,所述方法包括提供具有密封环区域和电路区域的基板,形成在密封环区域上方的第一密封环结构,形成在密封环区域上方并且邻近第一密封环结构的第二密封环结构,和形成在第一密封环结构和第二密封环结构上的第一钝化层。也提供了一种通过这种方法制造的多重密封环结构的半导体器件。
-
公开(公告)号:CN102237383A
公开(公告)日:2011-11-09
申请号:CN201010535484.1
申请日:2010-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L31/1872 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/1464 , H01L27/14689
Abstract: 本发明实施例提供一种图像感测元件及其制作方法,该元件包括:一基底,具有一前侧及一背侧;一光线感测元件,形成于该基底中,该光线感测元件用以检测通过该背侧进入该基底的一光波;以及一再结晶硅层,形成于该基底的该背侧上,该再结晶硅层具有与该基底的光激发荧光强度不同的光激发荧光强度。本发明可减少暗电流及白像素。
-
公开(公告)号:CN101840881A
公开(公告)日:2010-09-22
申请号:CN200910139953.5
申请日:2009-07-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/70 , H01L21/266
CPC classification number: H01L21/266 , H01L21/26513 , H01L29/66537
Abstract: 本发明公开了一种制造集成电路元件的方法,包括提供基板;形成第一硬掩模层于基板上;图案化第一硬掩模层,使其具有一个或多个具有第一关键尺寸的第一开口;进行第一注入工艺于基板上,形成第二硬掩模层于第一硬掩模层上,且第二硬掩模层具有第二关键尺寸的一个或多个第二开口;以及进行第二注入工艺。本发明提供了一种制造集成电路元件的方法,只需单一光掩模即可进行不同关键尺寸的注入工艺。其具有一种或多种优点,比如降低工艺成本、易于改良不同关键尺寸的工艺如注入、易于发展集成电路元件、和/或易于延伸本发明的方法至次世代工艺。
-
公开(公告)号:CN101261957B
公开(公告)日:2010-06-02
申请号:CN200710185176.9
申请日:2007-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/265 , H01L27/146
CPC classification number: H01L27/1463 , H01L27/14689
Abstract: 本发明公开一种半导体装置的制造方法及影像感测装置,该方法包括:提供具有第一导电型的半导体衬底。在半导体衬底中形成多个感测元件。在感测元件之间形成隔离部件。使用至少两种不同注入能量来进行离子注入,以在大体位于隔离部件下方形成具有第一导电型的掺杂区。
-
公开(公告)号:CN101281928A
公开(公告)日:2008-10-08
申请号:CN200810005300.3
申请日:2008-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/04 , H01L27/146 , H01L31/08 , H01L31/0248
CPC classification number: H01L27/14643 , H01L27/14601 , H01L27/14621 , H01L27/14627 , H01L27/14689 , H01L27/14812
Abstract: 本发明是有关于一种半导体装置及其应用。此半导体装置包括半导体基材、形成于半导体基材上的第一磊晶半导体层、形成覆盖在第一磊晶半导体层上的第二磊晶半导体层、以及位在第二磊晶半导体层上的影像感测器。其中第一磊晶半导体层具有第一型掺质及第一掺质浓度,而第二磊晶半导体层则具有第一型掺质及浓度低于第一掺质浓度的第二掺质浓度。
-
公开(公告)号:CN101261957A
公开(公告)日:2008-09-10
申请号:CN200710185176.9
申请日:2007-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/265 , H01L27/146
CPC classification number: H01L27/1463 , H01L27/14689
Abstract: 本发明公开一种半导体装置的制造方法及影像感测装置,该方法包括:提供具有第一导电型的半导体衬底。在半导体衬底中形成多个感测元件。在感测元件之间形成隔离部件。使用至少两种不同注入能量来进行离子注入,以在大体位于隔离部件下方形成具有第一导电型的掺杂区。
-
公开(公告)号:CN1534750A
公开(公告)日:2004-10-06
申请号:CN200410029695.2
申请日:2004-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L21/28 , H01L21/768 , H01L23/48
CPC classification number: H01L21/76816 , H01L21/31612 , H01L21/31629 , H01L23/5226 , H01L23/53295 , H01L24/05 , H01L2224/04042 , H01L2224/05624 , H01L2224/05647 , H01L2224/48463 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01072 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/05042 , H01L2924/00014
Abstract: 本发明涉及一种连接垫及其制造方法,适用于一金属导线结构,该连接垫结构通过下列方法制成:首先于上述金属导线结构表面交替形成至少一第一钝态护层及一第二钝态护层;其次,以微影及蚀刻制程定义上述第二钝态护层及上述第一钝态护层,形成露出上述衬垫层表面的一连接垫开口部,其中上述连接垫开口部的侧壁具有连续凹凸表面;最后,于上述连接垫开口部内形成一金属连接垫以电性连接上述金属导线结构,其中上述金属连接垫嵌合于上述连接垫开口部侧壁的连续凹凸表面。利用形成不同蚀刻速率(性质)的钝态护层,以增加钝态护层与连接垫间的接合力,防止连接垫的剥落。
-
公开(公告)号:CN119421636A
公开(公告)日:2025-02-11
申请号:CN202411315211.4
申请日:2024-09-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种集成电路装置的制造方法,所述方法包括:沉积硬质掩模材料的第一层于介电材料的层之上;蚀刻硬质掩模材料的第一层,硬质掩模材料的被蚀刻的第一层包括具有第一侧向尺寸的被蚀刻部分;沉积硬质掩模材料的第二层于硬质掩模材料的第一层之上;蚀刻硬质掩模材料的第二层的至少一部分,同时允许留下硬质掩模材料的剩余部分,以暴露出介电材料的层的具有小于第一侧向尺寸的第二侧向尺寸的部分;以及在介电材料的层的暴露部分处蚀刻出进入介电材料的层中的沟槽。
-
公开(公告)号:CN117096168A
公开(公告)日:2023-11-21
申请号:CN202310783756.7
申请日:2023-06-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H04N25/71 , H04N25/76
Abstract: 本发明的各个实施例针对图像传感器及其形成方法,该图像传感器包括设置在衬底内的多个光电探测器。光电探测器分别设置在多个像素区域内。浮动扩散节点沿着多个像素区域的中间区域处的衬底的前侧表面设置。多个阱区域设置在多个像素区域的拐角处的衬底内。隔离结构延伸到衬底的背侧表面中。隔离结构包括设置在相邻像素区域之间的多个伸长隔离组件、与浮动扩散节点对准的中间隔离组件以及与多个阱区域对准的多个外围隔离组件。伸长隔离组件具有第一高度,并且中间隔离组件和外围隔离组件具有小于第一高度的第二高度。
-
公开(公告)号:CN116632019A
公开(公告)日:2023-08-22
申请号:CN202310313550.8
申请日:2023-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供了图像传感器及其形成方法。根据本发明的图像传感器包括:第一光电二极管,沿方向设置在第二光电二极管和第三光电二极管之间;第一深沟槽隔离(DTI)部件,设置在第一光电二极管和第二光电二极管之间;以及第二DTI部件,设置在第一光电二极管和第三光电二极管之间。第一DTI部件的深度大于第二DTI部件的深度。第二光电二极管的量子效率小于第一光电二极管的量子效率。
-
-
-
-
-
-
-
-
-