公开(公告)号：CN104465610B

公开(公告)日：2018-10-19

申请号：CN201410494163.X

申请日：2014-09-24

Applicant: 瑞萨电子株式会社

Inventor： 三浦喜直 ,  中村卓 ,  团野忠敏

IPC: H01L23/528

Abstract: 本发明涉及一种半导体器件。源极互连和漏极互连被交替地设置在多个晶体管单元之间。一条接合线在多个点处被连接到源极互连。另一接合线在多个点处被连接到源极互连。另外，一条接合线在多个点处被连接到漏极互连。另外，另一接合线在多个点处被连接到漏极互连。

公开(公告)号：CN102867792B

公开(公告)日：2017-03-01

申请号：CN201210237984.6

申请日：2012-07-04

Applicant: 瑞萨电子株式会社

Inventor： 高田圭太 ,  团野忠敏 ,  加藤浩一

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/49513 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49582 ,  H01L23/562 ,  H01L24/34 ,  H01L24/37 ,  H01L24/40 ,  H01L2224/32245 ,  H01L2224/371 ,  H01L2224/37124 ,  H01L2224/37147 ,  H01L2224/40091 ,  H01L2224/40245 ,  H01L2224/40247 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73221 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/84801 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 半导体器件的可靠度的恶化被抑制。半导体器件具有包括顶部表面、底部表面和多个侧表面的小平台。小平台的每个侧表面具有接续到小平台的底部表面的第一部分、位于第一部分以外并且接续到小平台的顶部表面的第二部分、以及位于第二部分以外并且接续到小平台的顶部表面以面向与第一部分和第二部分中的每个相同的方向的第三部分。在平面图上，半导体芯片的外部边缘位于小平台的第三部分与第二部分之间，而固定半导体芯片到小平台的粘接材料的外部边缘位于半导体芯片与第二部分之间。

公开(公告)号：CN108109927B

公开(公告)日：2023-01-06

申请号：CN201711058025.7

申请日：2017-11-01

Applicant: 瑞萨电子株式会社

Inventor： 锦泽笃志 ,  团野忠敏

IPC: H01L21/56 ,  H01L21/48 ,  H01L23/31 ,  H01L23/14

Abstract: 本申请涉及半导体器件及其制造方法。为了提高半导体器件的可靠性，半导体器件包括半导体芯片、裸片焊盘、多个引线和密封部分。裸片焊盘和引线由主要包含铜的金属材料制成。镀层形成在裸片焊盘的顶表面上。镀层由银镀层、金镀层或铂镀层形成。半导体芯片经由接合材料安装在裸片焊盘的顶表面上的镀层上。镀层被接合材料覆盖以不与密封部分接触。

公开(公告)号：CN107305851B

公开(公告)日：2021-11-30

申请号：CN201710267226.1

申请日：2017-04-21

Applicant: 瑞萨电子株式会社

Inventor： 团野忠敏 ,  松下司 ,  锦泽笃志

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/495

Abstract: 本公开涉及半导体器件的制造方法以及半导体器件。在半导体器件的可靠性方面实现改进。在形成树脂密封部分以密封裸片焊盘、安装在裸片焊盘上方的半导体芯片、多条引线和多条线之后，将半导体芯片的多个焊盘电极与引线电连接，利用旋转刀切割树脂密封部分和引线以制造半导体器件。在半导体器件中，从密封部分的下表面露出第一和第二引线的每一条的至少部分。第一和第二引线的作为其对应切割表面的端面从作为树脂密封部分的切割表面的密封部分的每个侧面露出。第一引线的端面的下侧与密封部分的上表面之间的距离小于与其相邻的第二引线的端面的上侧与密封部分的上表面之间的距离。

公开(公告)号：CN105470245A

公开(公告)日：2016-04-06

申请号：CN201510634371.X

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 锦泽笃志 ,  团野忠敏 ,  中村弘幸 ,  相马治 ,  上村圣

IPC: H01L25/065 ,  H01L23/495 ,  H01L21/98

Abstract: 本发明提供一种半导体器件，目的在于提高半导体器件的可靠性。半导体器件具有半导体芯片(CP1、CP2)、多个引线、多个导线和将它们进行封固的封固部。半导体芯片(CP1)具有焊盘电极(P1a、P1b)和将焊盘电极(P1a、P1b)之间进行电连接的内部布线(NH)。半导体芯片(CP2)的焊盘电极(P2a)和半导体芯片(CP1)的焊盘电极(P1a)经由导线(BW1)电连接，半导体芯片(CP1)的焊盘电极(P1b)经由导线(BW2)与引线(LD1)电连接。引线(LD1)和半导体芯片(CP1)之间的距离比引线(LD1)和半导体芯片(CP2)之间的距离小。而且，焊盘电极(P1a、P1b)及内部布线(NH)都不与形成在半导体芯片(CP1)内的任意电路电连接。

公开(公告)号：CN101604671B

公开(公告)日：2014-08-06

申请号：CN200910146496.2

申请日：2009-06-10

Applicant: 瑞萨电子株式会社

Inventor： 团野忠敏

IPC: H01L23/48 ,  H01L23/49 ,  H01L23/13 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L24/97 ,  H01L21/6835 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L2221/68331 ,  H01L2224/05553 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/83192 ,  H01L2224/85 ,  H01L2224/85181 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01046 ,  H01L2924/01051 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  Y10T29/49014 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种使用NSMD作为焊盘的构造时可以抑制焊球的高度不均的技术。设置有贯穿布线衬底1S的通孔V。而且，在布线衬底1S的背面上以与通孔V直接连接的方式形成焊盘LND3。此焊盘LND3形成为内包在阻焊剂SR上所形成的开口部K中。且，在焊盘LND3上搭载有半球HBa。即，本发明的特征在于将布线衬底1S的背面上所形成的焊盘LND3与通孔V的连接构成作为焊盘内通孔构造，且使焊盘LND3的构成形态为NSMD。

公开(公告)号：CN105470245B

公开(公告)日：2019-10-18

申请号：CN201510634371.X

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 锦泽笃志 ,  团野忠敏 ,  中村弘幸 ,  相马治 ,  上村圣

IPC: H01L25/065 ,  H01L23/495 ,  H01L21/98

Abstract: 本发明提供一种半导体器件，目的在于提高半导体器件的可靠性。半导体器件具有半导体芯片(CP1、CP2)、多个引线、多个导线和将它们进行封固的封固部。半导体芯片(CP1)具有焊盘电极(P1a、P1b)和将焊盘电极(P1a、P1b)之间进行电连接的内部布线(NH)。半导体芯片(CP2)的焊盘电极(P2a)和半导体芯片(CP1)的焊盘电极(P1a)经由导线(BW1)电连接，半导体芯片(CP1)的焊盘电极(P1b)经由导线(BW2)与引线(LD1)电连接。引线(LD1)和半导体芯片(CP1)之间的距离比引线(LD1)和半导体芯片(CP2)之间的距离小。而且，焊盘电极(P1a、P1b)及内部布线(NH)都不与形成在半导体芯片(CP1)内的任意电路电连接。

公开(公告)号：CN104603943B

公开(公告)日：2017-07-04

申请号：CN201280075599.4

申请日：2012-09-24

Applicant: 瑞萨电子株式会社

Inventor： 高田圭太 ,  团野忠敏 ,  波多俊幸

IPC: H01L25/07 ,  H01L21/60 ,  H01L21/607 ,  H01L25/18

CPC classification number: H01L23/49524 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/49513 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49582 ,  H01L24/29 ,  H01L24/32 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/77 ,  H01L24/84 ,  H01L24/92 ,  H01L2224/05554 ,  H01L2224/29111 ,  H01L2224/32245 ,  H01L2224/3701 ,  H01L2224/37147 ,  H01L2224/40091 ,  H01L2224/40095 ,  H01L2224/40132 ,  H01L2224/40245 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/451 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48132 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/4903 ,  H01L2224/73221 ,  H01L2224/73263 ,  H01L2224/73265 ,  H01L2224/7755 ,  H01L2224/77611 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/84005 ,  H01L2224/84205 ,  H01L2224/84345 ,  H01L2224/85005 ,  H01L2224/85205 ,  H01L2224/92246 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/0132 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/207 ,  H01L2924/206

Abstract: 准备具有搭载有第1半导体芯片的第1芯片搭载部和搭载有第2半导体芯片的第2芯片搭载部的引线框架。另外，具有将第1金属条带的一端连接于在上述第1半导体芯片的表面上形成的第1电极焊盘，将上述第1金属条带的与上述一端相反侧的另一端连接于上述第2芯片搭载部上的条带连接面的工序。另外，在平面视图中，上述第2芯片搭载部的上述条带连接面位于上述第1半导体芯片与上述第2半导体芯片之间。另外，上述条带连接面配置于高度比上述第2芯片搭载部的上述第2半导体芯片的搭载面的高度高的位置。

公开(公告)号：CN102867792A

公开(公告)日：2013-01-09

申请号：CN201210237984.6

申请日：2012-07-04

Applicant: 瑞萨电子株式会社

Inventor： 高田圭太 ,  团野忠敏 ,  加藤浩一

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/49513 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49582 ,  H01L23/562 ,  H01L24/34 ,  H01L24/37 ,  H01L24/40 ,  H01L2224/32245 ,  H01L2224/371 ,  H01L2224/37124 ,  H01L2224/37147 ,  H01L2224/40091 ,  H01L2224/40245 ,  H01L2224/40247 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73221 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/84801 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 半导体器件的可靠度的恶化被抑制。半导体器件具有包括顶部表面、底部表面和多个侧表面的小平台。小平台的每个侧表面具有接续到小平台的底部表面的第一部分、位于第一部分以外并且接续到小平台的顶部表面的第二部分、以及位于第二部分以外并且接续到小平台的顶部表面以面向与第一部分和第二部分中的每个相同的方向的第三部分。在平面图上，半导体芯片的外部边缘位于小平台的第三部分与第二部分之间，而固定半导体芯片到小平台的粘接材料的外部边缘位于半导体芯片与第二部分之间。

公开(公告)号：CN101789421B

公开(公告)日：2011-09-28

申请号：CN201010135436.3

申请日：2005-05-30

Applicant: 瑞萨电子株式会社

Inventor： 团野忠敏 ,  长峰彻 ,  森博志 ,  市之濑吏

IPC: H01L25/00 ,  H01L23/66 ,  H01L23/48 ,  H01L23/12

CPC classification number: H03G3/3036 ,  H01L23/3121 ,  H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/16 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 提供一种小型化的半导体器件，其具有封装衬底；半导体芯片，安装在封装衬底的主表面上，并具有均用于放大信号的多个LNA、用于转换从LNA供给的每个信号频率的RF VCO、和用于转换从基带供给的信号频率的IF VCO；以及多个球电极，设置在封装衬底的背表面上。封装衬底设置有用于向每一个LAN供给GND电位的第一公共GND导线、用于向RF VCO供给GND电位的第二公共GND导线、和用于向IF VCO供给GND电位的第三公共GND导线。第一、第二和第三公共GND导线彼此分开。