公开(公告)号：CN102779813A

公开(公告)日：2012-11-14

申请号：CN201210031263.X

申请日：2012-02-13

Applicant: 株式会社东芝

Inventor： 渡部武志 ,  井本孝志 ,  武部直人 ,  黑勇旗 ,  堂前佑辅 ,  涩谷克则 ,  小玉义宗 ,  唐金祐次 ,  川户雅敏

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L21/561 ,  H01L21/565 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06155 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1082 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供半导体装置及其制造方法以及采用它的半导体模块。根据一个实施方式提供的半导体装置，具备：布线基板；在布线基板的第1面搭载的半导体芯片；在布线基板的第1面设置的第1突起电极；在布线基板的第2面设置的第2突起电极；和将半导体芯片与第1突起电极一起密封的密封树脂层。密封树脂层具有使第1突起电极的一部分露出的凹部。半导体装置多个层叠，构成POP构造的半导体模块。该场合，下级侧装置的第1突起电极与上级侧装置的第2突起电极电气连接。

公开(公告)号：CN104916645A

公开(公告)日：2015-09-16

申请号：CN201410453794.7

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 渡部武志

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L2224/32145 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及半导体装置的制造方法，该半导体装置可提高半导体装置的动作速度，并且缩小安装面积。实施方式的半导体装置具备：配线基板；第1半导体芯片，其设置在配线基板上，且具有第1厚度；第1间隔件及第2间隔件，其等以隔着第1半导体芯片而分离的方式设置在配线基板上，且具有较第1厚度厚的第2厚度；第2半导体芯片，其以重叠在第1半导体芯片的方式设置在第1间隔件及第2间隔件上；密封树脂层，其设于由配线基板、第1间隔件、第2间隔件及第2半导体芯片所包围的区域、及第2半导体芯片的周围。第1间隔件及第2间隔件含有绝缘树脂材料。

公开(公告)号：CN104716272A

公开(公告)日：2015-06-17

申请号：CN201410453121.1

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 后藤善秋 ,  井本孝志 ,  渡部武志 ,  高野勇佑 ,  赤田裕亮 ,  唐金祐次 ,  冈山良徳 ,  柳田明彦

IPC: H01L51/56

CPC classification number: H01L21/67333 ,  H01L21/67 ,  H01L21/673 ,  H01L23/552 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种可以提高导电性屏蔽层的形成性且可以降低形成成本的半导体装置的制造方法。在实施方式的制造方法中，准备如下部件：多个半导体封装体20，包括作为被处理物而搭载在配线基板上的半导体芯片及密封树脂层；以及托盘21，包括多个被处理物收纳部22。在被处理物收纳部22内，形成着于底部不包含贯通部分的凹陷部30。将半导体封装体20分别配置在多个被处理物收纳部22内。对收纳在托盘21的半导体封装体20溅镀金属材料而形成导电性屏蔽层。

公开(公告)号：CN104716079A

公开(公告)日：2015-06-17

申请号：CN201410444602.6

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 涩谷克则 ,  井本孝志 ,  本间庄一 ,  渡部武志 ,  高野勇佑

IPC: H01L21/677

CPC classification number: H01L21/67265 ,  C23C14/54 ,  C23C14/56 ,  H01L21/67259 ,  H01L21/67288 ,  H01L23/552 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/83

Abstract: 本发明提供一种能够可靠性良好地进行电磁波屏蔽的半导体制造装置。半导体制造装置(1)包括：上盖，在将搭载着未屏蔽的半导体封装体的托盘载置于搬送载具的状态下，相比半导体封装体的上表面配置于更上方；及位移检测部，检测半导体封装体接触上盖的下表面并将上盖抬升至上方的异常。

公开(公告)号：CN104716053A

公开(公告)日：2015-06-17

申请号：CN201410452584.6

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 高野勇佑 ,  井本孝志 ,  渡部武志 ,  本间庄一 ,  涩谷克则

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L23/295 ,  H01L23/3128 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2223/54406 ,  H01L2223/5442 ,  H01L2223/54433 ,  H01L2223/54486 ,  H01L2224/32225 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及一种提高屏蔽层与密封树脂层的密接性的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括如下步骤：将半导体芯片搭载在配线基板；以将所述半导体芯片密封的方式形成含有无机填充材料的密封树脂层；通过干式蚀刻去除所述密封树脂层的一部分，直至所述无机填充材料的一部分露出为止；以及以至少覆盖所述密封树脂层的方式形成屏蔽层。

公开(公告)号：CN104716104A

公开(公告)日：2015-06-17

申请号：CN201410452964.X

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 涩谷克则 ,  井本孝志 ,  本间庄一 ,  渡部武志 ,  高野勇佑

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L23/3128 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 本发明提供一种能够谋求减少无用电磁波泄漏的半导体装置及其制造方法。实施方式的半导体装置包含包括上部及侧部的导电性屏蔽层，所述上部以覆盖密封树脂层的上表面的方式设置，所述侧部以覆盖密封树脂层的侧面及基板的侧面的方式设置。配线层的一部分包含露出于基板的侧面且沿着基板的厚度方向被切断的切断面。配线层的切断面中的接地配线的切断面与屏蔽层电连接。接地配线的切断面的面积大于与接地配线的切断面平行的接地配线的截面面积。

公开(公告)号：CN104681560A

公开(公告)日：2015-06-03

申请号：CN201410453816.X

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  渡部武志 ,  唐金祐次 ,  片村幸雄 ,  村上克也 ,  小泽勲

IPC: H01L27/115 ,  H01L23/28 ,  H01L23/538

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种使可靠性提升的半导体装置及非易失性半导体存储装置。实施方式的半导体装置1具备布线基板(2)、电子零件(3)及树脂密封部(4)。布线基板(2)包括设置在绝缘基材上的第1及第2连接垫(22、23)、以及阻焊层(25)。电子零件(3)包括沿着零件主体(31)的对向的2条外形边配置的第1连接部、及设置在零件主体的包含中央部的区域的第2连接部。在阻焊层(25)形成着第1开口部(26)及第2开口部(27)，该第1开口部(26)使第1连接垫(22)露出，该第2开口部(27)以使第2连接垫(23)露出并且伸出至零件主体(31)的外形边的外侧的方式开口。

公开(公告)号：CN104425459A

公开(公告)日：2015-03-18

申请号：CN201310729562.5

申请日：2013-12-26

Applicant: 株式会社东芝

Inventor： 高野勇佑 ,  后藤善秋 ,  渡部武志 ,  井本孝志

IPC: H01L23/552 ,  G01R31/02

CPC classification number: H01L23/552 ,  G01R31/2853 ,  H01L22/14 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/49 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明提供能简便地进行导通检查的半导体装置及半导体装置的检查方法。实施方式的半导体装置（1）具备：布线基板（2），其具有第一面及第二面；半导体芯片（3），其设置于第一面上；外部连接端子（6），其设置于第二面上；密封树脂层（5），其设置于第一面上以将半导体芯片密封；和导电性屏蔽层（7），其将布线基板（2）的侧面的至少一部分和密封树脂层（5）覆盖。布线基板（2）具备：第一接地布线，其与导电性屏蔽层（7）电连接；和第二接地布线，其与导电性屏蔽层电连接且与第一接地布线电分离。

公开(公告)号：CN102543934A

公开(公告)日：2012-07-04

申请号：CN201110275351.X

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 渡部武志 ,  唐金祐次 ,  井本孝志

IPC: H01L23/498 ,  H01L23/31

CPC classification number: H01L23/3128 ,  H01L21/566 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 本发明提供一种半导体装置及半导体封装，本实施方式的半导体装置具有包含布线的基板。至少一个第一面侧半导体芯片搭载在其基板的第一面上，并与布线电连接。第一面侧金属球设在基板的第一面上，经由布线与第一面侧半导体芯片电连接。第一面侧树脂对基板的第一面上的布线、第一面侧半导体芯片以及第一面侧金属球进行密封。第一面侧金属球的顶部从第一面侧树脂的表面突出而露出。

公开(公告)号：CN106531639A

公开(公告)日：2017-03-22

申请号：CN201610236042.4

申请日：2016-04-15

Applicant: 株式会社东芝

Inventor： 高野勇佑 ,  渡部武志

IPC: H01L21/52 ,  H01L21/56 ,  H01L23/13 ,  H01L23/29

Abstract: 本发明的实施方式提供一种在外观检查步骤中容易发现不良的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括将半导体芯片搭载于衬底的第1面上，所述衬底具有第1面、位于该第1面的相反侧的第2面及侧面，所述侧面位于所述第1面与所述第2面之间。在半导体芯片上形成树脂部，所述树脂部将半导体芯片的第1面密封。在树脂部的上表面上及树脂部的侧面上，形成导电性膜，所述导电性膜电连接于接地电位源。在含氧或氮的环境中，使金属在导电性膜上成膜，由此在导电性膜上形成金属氧化膜或金属氮化膜。