-
公开(公告)号：CN103681571A
公开(公告)日：2014-03-26
申请号：CN201310056269.7
申请日：2013-02-21
Applicant: 株式会社东芝
IPC: H01L23/495 , H01L23/31 , H01L21/60 , H01L21/56
CPC classification number: H01L23/495 , G06K19/07732 , H01L21/0201 , H01L23/3107 , H01L23/49551 , H01L23/49558 , H01L23/49575 , H01L23/49589 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/80 , H01L2224/02166 , H01L2224/04042 , H01L2224/05624 , H01L2224/05644 , H01L2224/05664 , H01L2224/451 , H01L2224/48091 , H01L2224/4813 , H01L2224/48137 , H01L2224/48247 , H01L2224/48463 , H01L2224/48465 , H01L2924/12042 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/19105 , H01L2924/19107 , H01L2924/00014 , H01L2924/01029 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供在使用引线框谋求低成本化的基础上使外部连接端子的露出性提高的半导体存储卡及其制造方法。实施方式的半导体存储卡（1）具备：引线框（2），其具备外部连接端子（3）、引线部（4）、芯片部件搭载部（5）和半导体芯片搭载部（6）；搭载于芯片部件搭载部（5）的芯片部件（7）；以及搭载于半导体芯片搭载部（6）的控制器芯片（8）及存储器芯片（9）。引线框（2）被树脂封装。封装树脂层（10）具有使外部连接端子（3）的表面及侧面的一部分露出并以包围外部连接端子（3）的周围的方式设置于第1面（10a）的凹部（15）。
-
公开(公告)号：CN106373893A
公开(公告)日：2017-02-01
申请号：CN201610236602.6
申请日：2016-04-15
Applicant: 株式会社东芝
IPC: H01L21/50 , H01L21/56 , H01L23/488
Abstract: 本发明的实施方式提供一种能够使半导体装置的制造容易的半导体装置及其制造方法。根据实施方式的制造方法，于在一面侧隔着粘接剂而包含多个半导体元件、且在另一面包含与半导体元件电连接的外部输入输出端子的衬底的一面上，模铸包含氧化硅的密封树脂层。在以另一面成为下侧的方式将多个被切断的衬底收纳在托盘的状态下，对衬底的密封树脂层的表面进行溅镀蚀刻。溅镀蚀刻是使氧化硅的被密封树脂层覆盖的部分的一部分露出。在将衬底收纳在托盘的状态下溅镀金属层。
-
公开(公告)号：CN104716074A
公开(公告)日：2015-06-17
申请号：CN201410751756.X
申请日：2014-12-10
Applicant: 株式会社东芝
IPC: H01L21/67 , H01L21/677
CPC classification number: C23C14/50 , C23C14/54 , C23C14/56 , H01L21/67778 , H01L23/552 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供作业性与维护性优异的半导体制造装置。实施方式的半导体制造装置包括：第1搬送部，其将托盘自托盘收纳供给部取出并载置在搬送载体上，且将该搬送载体搬送至溅镀装置，该装置用于粘附电磁波屏蔽过程中使用的溅镀材料。该托盘收纳供给部收纳的托盘中搭载有未屏蔽的半导体封装，且该半导体封装主要负责进行电磁波屏蔽；及第2搬送部，其将载置有托盘的搬送载体自溅镀装置取出并搬送，且将托盘自搬送载体回收并收纳在托盘收纳供给部。该托盘内搭载有已完成电磁波屏蔽的半导体封装。
-
公开(公告)号：CN104716051A
公开(公告)日：2015-06-17
申请号：CN201410444315.5
申请日：2014-09-03
Applicant: 株式会社东芝
IPC: H01L21/56
CPC classification number: H01L23/552 , H01L21/561 , H01L23/295 , H01L23/3128 , H01L23/544 , H01L24/48 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L2223/54406 , H01L2223/54433 , H01L2223/54486 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06537 , H01L2225/06562 , H01L2924/00014 , H01L2924/12042 , H01L2924/1438 , H01L2924/15311 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/181 , H01L2924/1815 , H01L2224/85 , H01L2224/32225 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种具备对于树脂密封面具有良好的密接性的半导体装置的制造方法。将多个半导体元件搭载于配线基板。使用密封树脂将配线基板的搭载着半导体元件的面与多个半导体元件密封。切断被密封的配线基板，分离成各个半导体装置。加热分离后的半导体装置。于加热后的半导体装置的密封树脂表面与配线基板的切断面，通过金属溅镀形成屏蔽层。
-
公开(公告)号：CN1574305A
公开(公告)日：2005-02-02
申请号：CN200410048157.8
申请日：2004-06-16
Applicant: 株式会社东芝
CPC classification number: H01L24/12 , H01L21/563 , H01L23/3128 , H01L23/49811 , H01L24/11 , H01L24/16 , H01L24/29 , H01L24/81 , H01L24/83 , H01L2224/05001 , H01L2224/05022 , H01L2224/05026 , H01L2224/05027 , H01L2224/0508 , H01L2224/05572 , H01L2224/1147 , H01L2224/13099 , H01L2224/13111 , H01L2224/16225 , H01L2224/29109 , H01L2224/29111 , H01L2224/2919 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/81801 , H01L2224/83192 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01056 , H01L2924/01067 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/0133 , H01L2924/014 , H01L2924/09701 , H01L2924/14 , H01L2924/15311 , H01L2924/15787 , H01L2924/1579 , H01L2924/19043 , H01L2924/30105 , H01L2924/351 , H01L2924/01014 , H01L2924/01083 , H01L2924/00 , H01L2924/00014 , H01L2224/13109 , H01L2924/3512 , H01L2924/00012 , H01L2224/05664 , H01L2224/05155 , H01L2224/05166
Abstract: 提供一种半导体装置及其组装方法，把在半导体芯片和基板的连接中使用的焊锡材料因回流而产生的热应力限制在最小限度，在密封树脂中不产生空隙，可以防止半导体芯片元件面的破坏，特别可以防止配置在焊锡材料之上的低电容率绝缘膜的破损。该半导体装置包括：具有第1主面和与第1主面相对的第2主面的芯片装载基板(1)；配置在第2主面上的多个基板侧内部电极焊盘(2)；与基板侧内部电极焊盘(2)连接的第1焊锡球(3)；与第1焊锡球(3)连接的熔点高的第2焊锡球(4)；与第2焊锡球(4)连接的半导体芯片(6)；被封入第1焊锡球(3)以及第2焊锡球(4)的周围的密封树脂(7)。
-
Patent Agency Ranking
公开(公告)号：CN106409781A
公开(公告)日：2017-02-15
申请号：CN201610208262.6
申请日：2016-04-06
Applicant: 株式会社东芝
IPC: H01L23/31
CPC classification number: H01L23/552 , H01L23/3107 , H01L23/3121 , H01L23/3128 , H01L23/49805 , H01L23/49816 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/92 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2224/13111 , H01L2224/13113 , H01L2224/13116 , H01L2224/13118 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/16227 , H01L2224/16235 , H01L2224/32145 , H01L2224/32225 , H01L2224/48145 , H01L2224/73204 , H01L2224/73265 , H01L2224/81011 , H01L2224/92125 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/3025 , H01L2924/00012 , H01L2224/48227
Abstract: 本发明的实施方式提供能够提高导电性屏蔽层与密封树脂层的密接性的半导体装置及其制造方法。实施方式的半导体装置具备：配线衬底，具有包含第1面与第2面的基体及接地配线；半导体芯片，搭载在第1面上；外部连接端子，设置在第2面上，且包含与接地配线电性连接的接地端子；密封树脂层，将半导体芯片密封；金属化合物层，接触于密封树脂层的表面，且包含金属氮化物；以及导电性屏蔽层，以隔着金属化合物层而覆盖密封树脂层的方式设置。接地配线在配线衬底的侧面露出，且与导电性屏蔽层电性连接。
-
公开(公告)号：CN104051353A
公开(公告)日：2014-09-17
申请号：CN201310349227.2
申请日：2013-08-12
Applicant: 株式会社东芝
CPC classification number: H01L24/96 , H01L21/568 , H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2924/3511
Abstract: 本发明提供即使在TCT中也不发生破裂的可靠性高的半导体装置。该半导体装置具有：半导体芯片（1）；第一树脂（2），其使半导体芯片（1）的表面露出地埋入半导体芯片（1）；第二树脂（3），其在位于与半导体芯片（1）的表面同一面上的第一树脂（2）的面上形成；布线层（4），其形成于第二树脂（3）上且与所述半导体芯片（1）电连接；外部连接端子（5），其形成于布线层（4）上；和金属板（6），其在第一树脂（2）的与埋入有半导体芯片（1）的面相对的相反侧的面形成，其中，所述第一树脂（2）的弹性率为0.5～5GPa。
-
公开(公告)号：CN104716105A
公开(公告)日：2015-06-17
申请号：CN201410453745.3
申请日：2014-09-05
Applicant: 株式会社东芝
CPC classification number: H01L23/552 , H01L21/561 , H01L21/78 , H01L23/3121 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/45565 , H01L2224/45664 , H01L2224/48091 , H01L2224/48145 , H01L2224/48147 , H01L2224/48227 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置可以抑制在半导体封装体的表面形成电磁屏蔽时，在半导体封装体的外缘产生屏蔽材料的毛边，且抑制半导体封装体的背面的端子间的短路。本实施方式的半导体装置包括基板。半导体芯片配置于基板的第1面上。密封材料被覆半导体芯片。导电膜被覆密封材料的上表面及侧面。在基板的与第1面相反侧的第2面的外缘设置着阶差、斜面或槽。
-
公开(公告)号：CN104716079A
公开(公告)日：2015-06-17
申请号：CN201410444602.6
申请日：2014-09-03
Applicant: 株式会社东芝
IPC: H01L21/677
CPC classification number: H01L21/67265 , C23C14/54 , C23C14/56 , H01L21/67259 , H01L21/67288 , H01L23/552 , H01L2924/0002 , H01L2924/14 , H01L2924/00 , H01L2224/83
Abstract: 本发明提供一种能够可靠性良好地进行电磁波屏蔽的半导体制造装置。半导体制造装置(1)包括：上盖，在将搭载着未屏蔽的半导体封装体的托盘载置于搬送载具的状态下，相比半导体封装体的上表面配置于更上方；及位移检测部，检测半导体封装体接触上盖的下表面并将上盖抬升至上方的异常。
-
公开(公告)号：CN104716053A
公开(公告)日：2015-06-17
申请号：CN201410452584.6
申请日：2014-09-05
Applicant: 株式会社东芝
CPC classification number: H01L23/552 , H01L21/561 , H01L23/295 , H01L23/3128 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2223/54406 , H01L2223/5442 , H01L2223/54433 , H01L2223/54486 , H01L2224/32225 , H01L2224/48095 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/12042 , H01L2924/15159 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2224/85 , H01L2224/83 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明涉及一种提高屏蔽层与密封树脂层的密接性的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括如下步骤：将半导体芯片搭载在配线基板；以将所述半导体芯片密封的方式形成含有无机填充材料的密封树脂层；通过干式蚀刻去除所述密封树脂层的一部分，直至所述无机填充材料的一部分露出为止；以及以至少覆盖所述密封树脂层的方式形成屏蔽层。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
