公开(公告)号：CN105990257A

公开(公告)日：2016-10-05

申请号：CN201510096597.9

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 佐藤宏贵 ,  向田秀子 ,  藤巻明子 ,  筑山慧至 ,  尾山胜彦 ,  小坂善幸 ,  渡辺章雄 ,  原嶋志郎 ,  安达浩祐 ,  松浦永悟 ,  山口量平 ,  土肥雅之

IPC: H01L23/02 ,  H01L23/48

CPC classification number: H01L2224/48091 ,  H01L2224/49175 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明的实施方式抑制焊接部位的增加。实施方式的半导体装置可以通过与插座连接而进行利用通用串行总线的数据传送，且包含壳体、电路衬底、以及第2外部连接端子，所述壳体包含开口部，所述电路衬底被插入至开口部且包含：布线衬底，包含具有可以与插座连接的第1外部连接端子的多个连接垫；及半导体芯片，搭载于布线衬底；所述第2外部连接端子包含：被固接部，固接于开口部的内壁；插座连接部，设置于与被固接部相同面，且可以与插座连接；以及第1垫连接部及第2垫连接部，设置于被固接部的相反面，且电连接于多个连接垫的至少一个。

公开(公告)号：CN106505043A

公开(公告)日：2017-03-15

申请号：CN201610239908.7

申请日：2016-04-18

Applicant: 株式会社东芝

Inventor： 松浦永悟

IPC: H01L21/98 ,  H01L25/07

CPC classification number: H01L24/83 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L25/072 ,  H01L25/50

Abstract: 本发明的实施方式提供一种能够抑制半导体芯片弯曲的半导体装置的制造方法及制造装置。在实施方式的半导体装置的制造方法中，将作为第1半导体芯片的控制器芯片(11)载置在衬底(10)上。将贴合了接着层(12)的作为第2半导体芯片的NAND芯片(21)以使接着层(12)朝向衬底(10)侧的状态载置在衬底(10)上。在将第2半导体芯片载置在衬底(10)时，以接着层(12)中的第1部分的粘度低于第2部分的粘度的状态，将第1半导体芯片埋入接着层(12)。第1部分是接着层分。第2部分是接着层(12)中位于第1部分的周围的部分。经由接着层(12)将第2半导体芯片接着在衬底(10)上。(12)中位于载置在第1半导体芯片上的范围的部

公开(公告)号：CN105990369A

公开(公告)日：2016-10-05

申请号：CN201510098097.9

申请日：2015-03-05

Applicant: 株式会社东芝

Inventor： 渡边胜好 ,  中村三昌 ,  松浦永悟

IPC: H01L27/115

Abstract: 本发明的实施方式可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。实施方式的半导体存储装置包括：布线衬底；存储器；键合线，将布线衬底与存储器电连接；存储器控制器；及绝缘树脂层。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。

公开(公告)号：CN104051374A

公开(公告)日：2014-09-17

申请号：CN201310346534.5

申请日：2013-08-09

Applicant: 株式会社东芝

Inventor： 青木秀夫 ,  松浦永悟

IPC: H01L23/367 ,  H01L23/373 ,  H01L23/427 ,  H01L23/58

CPC classification number: H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 提供一种能够更有效地对控制器处产生的热进行散热的半导体存储装置。根据本发明的实施方式的半导体存储装置包括半导体存储器和配置在半导体存储器之上的控制半导体存储器的控制器。

公开(公告)号：CN106531729A

公开(公告)日：2017-03-22

申请号：CN201610239909.1

申请日：2016-04-18

Applicant: 株式会社东芝

Inventor： 松浦永悟

IPC: H01L25/065 ,  H01L21/50

CPC classification number: H01L2224/32145 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L25/0657 ,  H01L21/50

Abstract: 本发明的实施方式提供一种能够提高半导体芯片的层叠构造的接着强度的半导体装置及该半导体装置的制造方法。实施方式的半导体装置包括构造体、作为第二半导体芯片的控制器芯片(12)、及作为第三半导体芯片的DRAM芯片片(11)。构造体设于衬底(10)的第一区域。第二半导体芯片设于衬底(10)的第二区域。第三半导体芯片架设于构造体的上表面与第二半导体芯片的上表面而配置。(13)。构造体包含作为第一半导体芯片的NAND芯

公开(公告)号：CN105990329A

公开(公告)日：2016-10-05

申请号：CN201510096632.7

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 松浦永悟 ,  竹本康男

IPC: H01L25/18 ,  H01L21/98

CPC classification number: H01L25/105 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/06135 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/18165 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明的实施方式涉及一种半导体装置及其制造方法，可实现在衬底上设置有多个半导体芯片的半导体装置的薄型化。根据一实施方式，半导体装置包括衬底，该衬底具有第一面、及与所述第一面为相反侧的第二面。进而，所述装置包括：第一半导体芯片，设置在所述衬底的所述第一面；及第二半导体芯片，设置在所述衬底的所述第二面，且覆盖贯通所述衬底的开口的至少一部分。进而，所述装置包括第三半导体芯片，该第三半导体芯片在所述开口内，经由接着剂而设置在所述第二半导体芯片的所述衬底侧的面。

公开(公告)号：CN104051353A

公开(公告)日：2014-09-17

申请号：CN201310349227.2

申请日：2013-08-12

Applicant: 株式会社东芝

Inventor： 本间庄一 ,  松浦永悟 ,  志摩真也 ,  向田秀子 ,  青木秀夫

IPC: H01L23/29 ,  H01L23/31

CPC classification number: H01L24/96 ,  H01L21/568 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2924/3511

Abstract: 本发明提供即使在TCT中也不发生破裂的可靠性高的半导体装置。该半导体装置具有：半导体芯片（1）；第一树脂（2），其使半导体芯片（1）的表面露出地埋入半导体芯片（1）；第二树脂（3），其在位于与半导体芯片（1）的表面同一面上的第一树脂（2）的面上形成；布线层（4），其形成于第二树脂（3）上且与所述半导体芯片（1）电连接；外部连接端子（5），其形成于布线层（4）上；和金属板（6），其在第一树脂（2）的与埋入有半导体芯片（1）的面相对的相反侧的面形成，其中，所述第一树脂（2）的弹性率为0.5～5GPa。