公开(公告)号：CN105990725A

公开(公告)日：2016-10-05

申请号：CN201610141749.7

申请日：2016-03-11

Applicant: 株式会社东芝

Inventor： 渡辺章雄 ,  山口量平 ,  土肥雅之 ,  西山拓

IPC: H01R13/02 ,  H01R13/46 ,  H01R12/71 ,  H01R12/57 ,  H01R43/16 ,  H01R43/24

CPC classification number: H01R13/02 ,  H01R12/57 ,  H01R12/716 ,  H01R13/46 ,  H01R43/16 ,  H01R43/24

Abstract: 本发明的实施方式提供一种能够抑制利用USB将信息设备与周边设备接续时产生接续不良的半导体装置及插头用端子零件的制造方法。实施方式的半导体装置是通过与插座接续而能够进行利用USB的数据传输的半导体装置，且包括：电路板，具备具有多个接续垫的配线板、及搭载在配线板的半导体零件；以及端子部，设置在电路板上。端子部具备：端子部件，具有能够与插座接续的第1接续部、设置在端部的尾部、及将第1接续部与尾部连接的连接部；以及绝缘部件，至少保持连接部的一部分。连接部具有第2接续部，该第2接续部从绝缘部件向电路板侧露出，且电接续于多个接续垫的至少一个。

公开(公告)号：CN105990257A

公开(公告)日：2016-10-05

申请号：CN201510096597.9

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 佐藤宏贵 ,  向田秀子 ,  藤巻明子 ,  筑山慧至 ,  尾山胜彦 ,  小坂善幸 ,  渡辺章雄 ,  原嶋志郎 ,  安达浩祐 ,  松浦永悟 ,  山口量平 ,  土肥雅之

IPC: H01L23/02 ,  H01L23/48

CPC classification number: H01L2224/48091 ,  H01L2224/49175 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明的实施方式抑制焊接部位的增加。实施方式的半导体装置可以通过与插座连接而进行利用通用串行总线的数据传送，且包含壳体、电路衬底、以及第2外部连接端子，所述壳体包含开口部，所述电路衬底被插入至开口部且包含：布线衬底，包含具有可以与插座连接的第1外部连接端子的多个连接垫；及半导体芯片，搭载于布线衬底；所述第2外部连接端子包含：被固接部，固接于开口部的内壁；插座连接部，设置于与被固接部相同面，且可以与插座连接；以及第1垫连接部及第2垫连接部，设置于被固接部的相反面，且电连接于多个连接垫的至少一个。