公开(公告)号：CN106503783A

公开(公告)日：2017-03-15

申请号：CN201610137229.9

申请日：2016-03-10

Applicant: 株式会社东芝

Inventor： 早川俊之 ,  原嶋志郎

IPC: G06K19/077 ,  H01L23/367

Abstract: 实施方式的半导体存储装置具备衬底、第1半导体存储器、端子部、固定器、箱体及第1板状部件。衬底具有配线。第1半导体存储器配置在衬底的第1主面并连接于配线。端子部在衬底的第1端部连接于衬底且具有连接于配线的端子。固定器包围端子部。箱体收容固定器的一部分、衬底及第1半导体存储器。第1板状部件在第1主面与面向第1主面的箱体的第1壁部之间与第1半导体存储器及箱体隔开而配置。第1板状部件具有导热性，且一端连接于固定器，另一端连接于衬底的第2端部侧的第1主面。

公开(公告)号：CN105990257A

公开(公告)日：2016-10-05

申请号：CN201510096597.9

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 佐藤宏贵 ,  向田秀子 ,  藤巻明子 ,  筑山慧至 ,  尾山胜彦 ,  小坂善幸 ,  渡辺章雄 ,  原嶋志郎 ,  安达浩祐 ,  松浦永悟 ,  山口量平 ,  土肥雅之

IPC: H01L23/02 ,  H01L23/48

CPC classification number: H01L2224/48091 ,  H01L2224/49175 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明的实施方式抑制焊接部位的增加。实施方式的半导体装置可以通过与插座连接而进行利用通用串行总线的数据传送，且包含壳体、电路衬底、以及第2外部连接端子，所述壳体包含开口部，所述电路衬底被插入至开口部且包含：布线衬底，包含具有可以与插座连接的第1外部连接端子的多个连接垫；及半导体芯片，搭载于布线衬底；所述第2外部连接端子包含：被固接部，固接于开口部的内壁；插座连接部，设置于与被固接部相同面，且可以与插座连接；以及第1垫连接部及第2垫连接部，设置于被固接部的相反面，且电连接于多个连接垫的至少一个。