公开(公告)号：CN106503783A

公开(公告)日：2017-03-15

申请号：CN201610137229.9

申请日：2016-03-10

Applicant: 株式会社东芝

Inventor： 早川俊之 ,  原嶋志郎

IPC: G06K19/077 ,  H01L23/367

Abstract: 实施方式的半导体存储装置具备衬底、第1半导体存储器、端子部、固定器、箱体及第1板状部件。衬底具有配线。第1半导体存储器配置在衬底的第1主面并连接于配线。端子部在衬底的第1端部连接于衬底且具有连接于配线的端子。固定器包围端子部。箱体收容固定器的一部分、衬底及第1半导体存储器。第1板状部件在第1主面与面向第1主面的箱体的第1壁部之间与第1半导体存储器及箱体隔开而配置。第1板状部件具有导热性，且一端连接于固定器，另一端连接于衬底的第2端部侧的第1主面。

公开(公告)号：CN203205067U

公开(公告)日：2013-09-18

申请号：CN201320088959.6

申请日：2013-02-27

Applicant: 株式会社东芝

Inventor： 早川俊之

IPC: G11C7/10

CPC classification number: G06F1/16 ,  H05K5/0278

Abstract: 根据实施方式的半导体装置具备：包含第1壁和位于该第1壁相反侧的第2壁的外壳；位于上述外壳内的基板(board)；设置在上述第1壁，在与上述第1壁近似平行的方向支撑上述基板的端部的第1支撑部；位于上述外壳内，支撑上述基板的阻挡件；设置在上述第2壁，支撑上述阻挡件的第2支撑部。