公开(公告)号：CN106415727A

公开(公告)日：2017-02-15

申请号：CN201580026548.6

申请日：2015-05-15

申请人： 艾沃思宾技术公司

发明人： 林文钦 ,  J·简斯基

IPC分类号： G11C11/15 ,  H01L23/14 ,  H01L23/552

CPC分类号： H01L43/02 ,  G11C5/005 ,  G11C11/16 ,  H01L23/13 ,  H01L23/14 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/552 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L27/222 ,  H01L43/12 ,  H01L2224/04042 ,  H01L2224/06136 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/45015 ,  H01L2224/4824 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/92147 ,  H01L2924/00014 ,  H01L2924/1441 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/207

摘要： 公开了用于屏蔽磁敏感组件的结构和方法。一种结构包括：衬底；设置在衬底上的底屏蔽件；具有第一表面和与所述第一表面相反的第二表面的磁电阻半导体器件，磁电阻半导体器件的第一表面设置在底屏蔽件上；设置在磁电阻半导体器件的第二表面上的顶屏蔽件；以及将磁电阻半导体器件连接到多个导电元件的多个互连，其中顶屏蔽件具有用于接入所述磁电阻半导体器件的窗口。

公开(公告)号：CN105489659A

公开(公告)日：2016-04-13

申请号：CN201510641258.4

申请日：2015-09-30

申请人： 精材科技股份有限公司

发明人： 黃玉龙

IPC分类号： H01L31/02 ,  H01L31/18

CPC分类号： H01L23/481 ,  B81B7/007 ,  B81C1/00238 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L25/16 ,  H01L25/50 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/1469 ,  H01L2224/02335 ,  H01L2224/02372 ,  H01L2224/02379 ,  H01L2224/038 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05557 ,  H01L2224/0556 ,  H01L2224/05568 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48225 ,  H01L2224/48463 ,  H01L2224/73265 ,  H01L2224/8385 ,  H01L2224/92147 ,  H01L2924/00014 ,  H01L2924/10156 ,  H01L2924/181 ,  H01L2224/48145 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599 ,  H01L31/02019

摘要： 本发明揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一基底，具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于上表面；一通孔，贯穿第一基底；以及一重布线层，自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。本发明不仅能够提升晶片封装体的感测敏感度，还可缩小晶片封装体的尺寸。

公开(公告)号：CN104253104A

公开(公告)日：2014-12-31

申请号：CN201410302817.4

申请日：2014-06-27

申请人： 飞思卡尔半导体公司

发明人： 约翰·M·皮戈特 ,  弗雷德·T·布劳希勒 ,  达拉尔·R·弗里尔 ,  维韦克·古普塔 ,  兰德尔·C·格雷 ,  诺曼·L·欧文斯 ,  卡尔·E·达科斯塔

IPC分类号： H01L23/495 ,  H01L23/31 ,  H01L25/065

CPC分类号： H04B5/0031 ,  H01F19/08 ,  H01L23/3107 ,  H01L23/48 ,  H01L23/49575 ,  H01L23/5227 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/92 ,  H01L28/10 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/0557 ,  H01L2224/131 ,  H01L2224/16245 ,  H01L2224/27334 ,  H01L2224/29034 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32014 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48464 ,  H01L2224/73203 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19042 ,  H01L2924/19104 ,  H04B5/0093 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 本发明涉及管芯-管芯感应通信装置及方法。感应通信装置的实施例包括第一和第二电流隔离的IC管芯。所述第一IC管芯具有邻近所述第一IC管芯的第一表面的第一线圈，以及所述第二IC管芯具有邻近所述第二IC管芯的第一表面的第二线圈。所述第一IC管芯和所述第二IC管芯被布置成使得所述第一和第二IC管芯的所述第一表面彼此面对，并且所述第一线圈和第二线圈跨过所述第一和第二IC管芯之间的间隙对齐。一个或多个介电组件被直接放置在所述第一和第二线圈之间的间隙内。在操作期间，第一信号被提供给所述第一线圈，并且所述第一线圈将所述信号转换成随时间变化的磁场。所述磁场与产生对应的第二信号的所述第二线圈耦合。

公开(公告)号：CN102779760A

公开(公告)日：2012-11-14

申请号：CN201110123653.5

申请日：2011-05-13

申请人： 力成科技股份有限公司

发明人： 麻海航

IPC分类号： H01L21/50 ,  H01L21/58 ,  H01L23/31 ,  H01L23/48

CPC分类号： H01L24/97 ,  H01L23/3128 ,  H01L24/73 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2224/97 ,  H01L2924/15159 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00

摘要： 本发明涉及一种基板镶接式多晶片封装制程与构造，所述板镶接式多晶片封装制程与构造包含：一第一基板与一第二基板，第一基板的一侧边具有一第一镶嵌部，第二基板的一侧边具有一第二镶嵌部，并且第一基板的尺寸大于第二基板的尺寸；至少一记忆体晶片，其设置于第一基板上；一控制器晶片，其设置于第二基板上，其中，所述第一基板与第二基板以卡接第一镶嵌部与第二镶嵌部的方式结合；一封胶体，其形成于第一基板与第二基板上。本发明能针对不同功能晶片个别作最佳化封装制程参数与最适用材料的调整与变化并整合成同一封装构造。

公开(公告)号：CN101414567B

公开(公告)日：2010-11-17

申请号：CN200710162858.8

申请日：2007-10-16

申请人： 力成科技股份有限公司

发明人： 方立志 ,  范文正

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L21/66

CPC分类号： H01L24/97 ,  H01L2224/32014 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/83192 ,  H01L2224/92147 ,  H01L2224/97 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00

摘要： 本发明有关一种简并预烧测试与高温测试的晶片封装制程，包括：提供一或复数晶片；设置该些晶片于基板条的一或复数基板单元，基板单元具有晶片设置面及表面接合面，表面接合面设有复数外接垫；电性连接该些晶片至对应基板单元；形成一封胶体于基板条上密封该些晶片；进行封胶后烘烤使封胶体固化，在烘烤过程中同时进行预烧测试，以预烧探测板复数探测端子电性接触基板条该些外接垫，烘烤步骤前基板条具有复数电镀线断路区使不同基板单元间的外接垫为电性隔离；及进行封装切割使基板单元分离为单颗封装构造。本发明能结合预烧测试省去后续测试时间，可降低制程周期；能使封胶烘烤炉与预烧测试炉整合为单一设备，可减少设备成本；还可减少外接端子在测试过程受损与劣化。

公开(公告)号：CN101136386A

公开(公告)日：2008-03-05

申请号：CN200610125764.9

申请日：2006-08-28

申请人： 力成科技股份有限公司

发明人： 陈锦弟

IPC分类号： H01L23/488 ,  H01L23/12 ,  H01L23/31 ,  H01L21/50

CPC分类号： H01L2224/27013 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/83192 ,  H01L2224/92147 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： 一种芯片封装结构及其制造方法，包括：提供一基板，其上设有至少一开口贯穿基板；形成一挡块元件于基板的开口周缘；形成一粘着元件于挡块元件周缘；设置一芯片于基板且覆盖开口，并利用粘着元件固着于基板上，其中芯片的一主动表面朝向开口且部分主动表面暴露出开口；利用一导电连接元件，穿过基板的开口以电性连接芯片的主动表面与基板的下表面；以及形成一封装胶体包覆上述元件。其中挡块元件设置于基板开口周缘可阻挡粘贴芯片时，粘着元件溢出污染芯片主动表面上的导电连接点，并可限制粘着元件的高度，以降低尘粒(例如EMC填充物)侵入伤害芯片的主动表面的机率。

公开(公告)号：CN1945805A

公开(公告)日：2007-04-11

申请号：CN200610057299.X

申请日：2006-03-09

申请人： 南茂科技股份有限公司 ,  百慕达南茂科技股份有限公司

发明人： 林俊宏

IPC分类号： H01L21/56 ,  H01L23/29

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L23/13 ,  H01L23/49816 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/83194 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2224/85 ,  H01L2224/92147 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2924/07025 ,  H01L2924/00 ,  H01L2924/00012

摘要： 一种半导体封装方法，其包括以下步骤：首先，提供具有第一表面以及第二表面的线路基板。接着，在线路基板的第一表面上形成无溶剂型双阶热固性化合物。然后，将无溶剂型双阶热固性化合物部分固化，以于线路基板的第一表面上形成无溶剂型B阶粘着层。此后，利用B阶粘着层将芯片贴附到线路基板的第一表面上。之后，将芯片电连接到线路基板，然后形成密封材料以密封住芯片。本发明也提供一种能够应用于上述封装方法的载体。

公开(公告)号：CN1577779A

公开(公告)日：2005-02-09

申请号：CN03150008.0

申请日：2003-07-29

申请人： 南茂科技股份有限公司 ,  百慕达南茂科技股份有限公司 ,  宏茂微电子(上海)有限公司

发明人： 顾沛川 ,  鲁明联 ,  林俊宏

IPC分类号： H01L21/58 ,  H01L21/50 ,  H01L27/108 ,  H01L25/065

CPC分类号： H01L24/73 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2224/92247 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

摘要： 一种中央焊垫记忆体堆叠封装组件及其封装制程。为提供一种增强结构强度、防止焊线损伤造成短路、便于封胶体注胶填充的记忆体封装组件及其封装制程，提出本发明，封装制程包括提供连设数个引指的LOC引线框架、以主动面黏设于引指固定下记忆体晶片、形成数条下焊线、形成介电B阶胶材、以非主动面黏固于介电B阶胶材固定上记忆体晶片、形成数条上焊线及形成密封上、下记忆体晶片及上焊线封胶体。本发明封装组件包括连设数个引指LOC引线框架、以主动面黏设于引指下表面的下记忆体晶片、数条下焊线、密封下焊线的介电B阶胶材、以非主动面黏固于介电B阶胶材的上记忆体晶片、数条上焊线及密封上、下记忆体晶片及上焊线的封胶体。

公开(公告)号：CN1494131A

公开(公告)日：2004-05-05

申请号：CN02146156.2

申请日：2002-10-30

申请人： 联测科技股份有限公司

发明人： 蔡宪聪 ,  苏文生 ,  陈坤煌 ,  林进兴 ,  许祐铭 ,  吴文隆

IPC分类号： H01L23/00

CPC分类号： H01L24/97 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/92147 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00

摘要： 一种结构强化的开窗型(Window－Type)半导体封装件，是在一开设有开孔的基板上接置至少一芯片，使芯片的作用表面覆盖住、并部分外露于开孔中，从而形成在开孔中的焊线电性连接至基板；然后，敷设一不具导电性的材料至芯片上除作用表面外的部位；接着，在基板上形成一上封装胶体以包覆芯片及不具导电性的材料，并形成一下封装胶体，使下封装胶体填充至基板的开孔中且包覆住焊线。使用不具导电性的材料，在形成上封装胶体前包覆芯片，能够避免芯片(尤其在经历较大热应力的角落或边缘部位)在后续制程中，如上封装胶体固化或热循环中，产生裂损，确保半导体封装件的品质及可靠性。

公开(公告)号：CN1469461A

公开(公告)日：2004-01-21

申请号：CN03141303.X

申请日：2003-06-06

申请人： 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

发明人： 伊藤富士夫 ,  铃木博通

IPC分类号： H01L23/48 ,  H01L21/60

CPC分类号： H01L23/49551 ,  H01L21/565 ,  H01L21/566 ,  H01L23/3107 ,  H01L23/4951 ,  H01L23/49575 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06136 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/92147 ,  H01L2224/97 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/3511 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012

摘要： 一种半导体器件，包括一个半导体芯片，具有多个在其主表面上安排的电极；多个引线，分别与半导体芯片上的多个电极电连接；和一个树脂密封体，密封半导体芯片和多个引线，其中多个引线包括第一引线和邻近第一引线的第二引线，第一引线具有从树脂密封体的安装表面露出，并且接近树脂密封体的侧面设置的第一外部连接件，第二引线具有从树脂密封体的安装表面露出，并且相对于第一外部连接件较接近于半导体芯片设置的第二外部连接件。第一和第二引线固定在半导体芯片上。该半导体器件适合于一种多管脚结构，并且其制造产量得到改善。