公开(公告)号：CN118507449A

公开(公告)日：2024-08-16

申请号：CN202410151959.9

申请日：2024-02-02

申请人： 力成科技股份有限公司

发明人： 张简上煜 ,  李佳霖

IPC分类号： H01L23/482 ,  H01L23/485 ,  H01L21/60

摘要： 本发明提供一种封装结构及其制造方法，所述封装结构包括芯片以及介电体。芯片包括位于主动面的芯片连接件。介电体至少位于芯片的主动面上。芯片连接件具有顶面及连接于顶面的侧面。介电体未直接覆盖接近顶面的部分侧面。

公开(公告)号：CN113130473B

公开(公告)日：2024-04-05

申请号：CN202010076846.9

申请日：2020-01-23

申请人： 力成科技股份有限公司

发明人： 苏志彦 ,  林俊德

IPC分类号： H01L25/18 ,  H01L25/065 ,  H10B80/00 ,  H01L23/498

摘要： 本发明提供一种芯片封装结构，包括电路板、第一芯片、间隔件以及第二芯片。第一芯片设置于电路板上，间隔件设置于电路板上，其中间隔件包括间隔部以及至少一穿孔结构，且穿孔结构贯穿间隔部。第二芯片设置于第一芯片与间隔件上，且第二芯片通过间隔件电连接到电路板。

公开(公告)号：CN113130436B

公开(公告)日：2023-08-08

申请号：CN202011109211.0

申请日：2020-10-16

申请人： 力成科技股份有限公司

发明人： 林南君 ,  徐宏欣 ,  张简上煜

IPC分类号： H01L23/498 ,  H01L25/18 ,  H10B80/00 ,  H01L21/60

摘要： 本发明提供一种半导体封装结构，其包括线路基板、至少二芯片、密封体以及重布线路层。线路基板具有第一表面以及相对于第一表面的第二表面。至少二芯片配置于第一表面上，其中至少二芯片中的每一者具有面向线路基板的有源面并包括配置于有源面上的多个第一导电连接件以及多个第二导电连接件。多个第一导电连接件的间距小于多个第二导电连接件的间距。密封体包封至少二芯片。重布线路层位于第二表面上。多个第一导电连接件通过线路基板与重布线路层电性连接。多个第二导电连接件与线路基板电性连接。另提供一种半导体封装结构的制造方法。

公开(公告)号：CN113130437B

公开(公告)日：2023-07-25

申请号：CN202011225028.7

申请日：2020-11-05

申请人： 力成科技股份有限公司

发明人： 张简上煜 ,  林南君 ,  徐宏欣

IPC分类号： H01L23/498 ,  H01L23/485 ,  H01L25/065 ,  H01L25/16 ,  H01L25/18 ,  H10B80/00 ,  H01L21/48 ,  H01L21/60 ,  B81C3/00 ,  B81B7/02

摘要： 本发明提供一种封装结构，其包括重布线路结构、第一线路板、第二线路板、第一绝缘体、多个导电端子以及封装件。重布线路结构具有第一连接面及相对于第一连接面的第二连接面。第一线路板及第二线路板设置在第一连接面上且电连接于重布线路结构。第一绝缘体位于第一连接面上且包覆第一线路板及第二线路板。导电端子设置在第一线路板或第二线路板上且电连接于第一线路板或第二线路板。封装件设置在第二连接面上且电连接于重布线路结构。封装件包括至少一芯片、模封体、线路层以及多个导电封装端子。一种封装结构的制造方法亦被提出。

公开(公告)号：CN111668178B

公开(公告)日：2022-06-10

申请号：CN201910238011.6

申请日：2019-03-27

申请人： 力成科技股份有限公司

发明人： 陈明志 ,  徐宏欣 ,  蓝源富 ,  许献文

IPC分类号： H01L23/485 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

摘要： 本发明提供一种封装结构及其制作方法，其中封装结构包括芯片、封胶体以及重布线层。芯片包括至少两个集成电路单元以及虚置部分，其中虚置部分将集成电路单元分隔开，且虚置部分不将集成电路单元彼此电性连接。封胶体设置于芯片上，并围绕芯片。重布线层设置于封胶体上，且重布线层电性连接集成电路单元。

公开(公告)号：CN114068487A

公开(公告)日：2022-02-18

申请号：CN202110835013.0

申请日：2021-07-23

申请人： 力成科技股份有限公司

发明人： 张简上煜 ,  林南君 ,  徐宏欣

IPC分类号： H01L23/538 ,  H01L23/31 ,  H01L25/16 ,  H01L21/56 ,  H01L21/768

摘要： 本发明提供一种封装结构及其制造方法，所述封装结构包括第一芯片、模封体、线路结构、第二芯片、第三芯片以及填充体。模封体覆盖第一芯片。线路结构位于模封体上。第二芯片配置在线路结构上且电连接于线路结构。第三芯片配置在线路结构上且电连接于线路结构。第三芯片具有光信号传输区。填充体位于第二芯片与线路结构之间以及第三芯片与线路结构之间。线路结构的上表面具有沟槽。上表面包含位于沟槽相对两侧的第一区及第二区。填充体直接接触第一区。填充体远离第二区。

公开(公告)号：CN113363166A

公开(公告)日：2021-09-07

申请号：CN202010158099.3

申请日：2020-03-09

申请人： 力成科技股份有限公司

发明人： 刘圣捷

IPC分类号： H01L21/56 ,  H01L21/60

摘要： 本发明是一种扇出型堆迭式半导体封装结构的多层模封方法，准备二个不同尺寸的模塑空间，将制程中先完成的第一半导体结构置入尺寸小的第一模塑空间，以完成第一封胶体；再将之后完成的第二半导体结构置入尺寸较大的第二模塑空间，以完成第二封胶体，且该第二封胶体连同第一封胶体一并包覆；是以，本发明的多层模封方法可适用于使用大尺寸载板的扇出型面板级封装制程，也不必使用昂贵的压模胶。

公开(公告)号：CN113130474A

公开(公告)日：2021-07-16

申请号：CN202010287391.5

申请日：2020-04-13

申请人： 力成科技股份有限公司

发明人： 张简上煜 ,  林南君 ,  徐宏欣

IPC分类号： H01L25/18 ,  H01L23/31 ,  H01L21/56 ,  H01L23/488 ,  H01L23/485 ,  H01L21/60

摘要： 本发明提供一种封装结构及其制造方法，所述封装结构包括重布线路结构、绝缘体、多个导电连接件、第一芯片、第二芯片、模封体、第三芯片以及多个导电端子。重布线路结构具有彼此相对的第一连接面及第二连接面。绝缘体嵌入且贯穿重布线路结构。导电连接件贯穿绝缘体。第一芯片及第二芯片位于第一连接面上。模封体位于重布线路结构上且至少侧向覆盖第一芯片及第二芯片。第三芯片位于第二连接面上。第三芯片通过多个导电连接件电连接第一芯片及第二芯片。导电端子位于第二连接面上。导电端子通过重布线路结构电连接第一芯片或第二芯片。

公开(公告)号：CN113130437A

公开(公告)日：2021-07-16

申请号：CN202011225028.7

申请日：2020-11-05

申请人： 力成科技股份有限公司

发明人： 张简上煜 ,  林南君 ,  徐宏欣

IPC分类号： H01L23/498 ,  H01L23/485 ,  H01L25/065 ,  H01L25/16 ,  H01L25/18 ,  H01L21/48 ,  H01L21/60 ,  B81C3/00 ,  B81B7/02

摘要： 本发明提供一种封装结构，其包括重布线路结构、第一线路板、第二线路板、第一绝缘体、多个导电端子以及封装件。重布线路结构具有第一连接面及相对于第一连接面的第二连接面。第一线路板及第二线路板设置在第一连接面上且电连接于重布线路结构。第一绝缘体位于第一连接面上且包覆第一线路板及第二线路板。导电端子设置在第一线路板或第二线路板上且电连接于第一线路板或第二线路板。封装件设置在第二连接面上且电连接于重布线路结构。封装件包括至少一芯片、模封体、线路层以及多个导电封装端子。一种封装结构的制造方法亦被提出。

公开(公告)号：CN113130435A

公开(公告)日：2021-07-16

申请号：CN202011104416.X

申请日：2020-10-15

申请人： 力成科技股份有限公司

发明人： 徐宏欣 ,  林南君

IPC分类号： H01L23/498 ,  H01L21/48 ,  H01L25/065 ,  H01L25/18 ,  H01L21/60

摘要： 本发明提供一种封装结构及其制造方法，所述封装结构包括重布线路结构、第一芯片、第二芯片、第一线路板、第二线路板以及多个导电端子。重布线路结构具有第一连接面及相对于第一连接面的第二连接面。第一芯片及第二芯片设置在第一连接面上且电连接于重布线路结构。第一线路板及第二线路板设置在第二连接面上且电连接于重布线路结构。多个导电端子设置在第一线路板或第二线路板上。导电端子电连接于第一线路板或第二线路板。