公开(公告)号：CN104916598A

公开(公告)日：2015-09-16

申请号：CN201410454214.6

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 铃谷信人 ,  中村三昌 ,  尾山胜彦 ,  川村英树 ,  青木秀夫

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/16

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种减少基板上的配线间的串扰的半导体装置。实施方式的半导体装置具备绝缘基板、第1、第2半导体芯片、多个连接端子、外部端子、多个连接构件、多条数据信号配线、及导体层。绝缘基板具有第1及第2主面。第1半导体芯片配置在第1主面上。第2半导体芯片配置在第1半导体芯片上，且控制该第1半导体芯片。多个连接端子配置在第1主面上。外部端子配置在第2主面上。多条数据信号配线具有：一端，其连接于多个连接端子的任一者；另一端，其连接于第1半导体芯片或外部端子；及中间部，其在第1主面上的特定的区域内相互邻接而配置。导体层间隔地覆盖特定的区域，且具有导电性及顺磁性。

公开(公告)号：CN105990369A

公开(公告)日：2016-10-05

申请号：CN201510098097.9

申请日：2015-03-05

Applicant: 株式会社东芝

Inventor： 渡边胜好 ,  中村三昌 ,  松浦永悟

IPC: H01L27/115

Abstract: 本发明的实施方式可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。实施方式的半导体存储装置包括：布线衬底；存储器；键合线，将布线衬底与存储器电连接；存储器控制器；及绝缘树脂层。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。