公开(公告)号：CN103295987A

公开(公告)日：2013-09-11

申请号：CN201210316660.1

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 稻垣洋 ,  川村英树 ,  冈田隆 ,  西山拓

IPC: H01L23/488 ,  G06K19/077

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 本发明提供一种能够缩短从外部连接端子到控制器芯片为止的布线长度的半导体存储卡。实施方式的半导体存储卡具备SiP结构的半导体存储装置（11），该半导体存储装置（11）具备：在布线基板（12）上配置的存储器芯片（24）；在存储器芯片（24）上层叠的控制器芯片（29）；和密封树脂层。与外部连接端子电连接的控制器芯片（29）的电极焊盘（301），以位于布线基板12的第2面12b上的端子对应区域X1内的方式，沿着与外部连接端子的排列方向平行且位于排列有外部连接端子的布线基板12的第1外形边S1侧的控制器芯片29的外形边排列。

公开(公告)号：CN103295987B

公开(公告)日：2016-04-06

申请号：CN201210316660.1

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 稻垣洋 ,  川村英树 ,  冈田隆 ,  西山拓

IPC: H01L23/488 ,  G06K19/077

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 本发明提供一种能够缩短从外部连接端子到控制器芯片为止的布线长度的半导体存储卡。实施方式的半导体存储卡具备SiP结构的半导体存储装置（11），该半导体存储装置（11）具备：在布线基板（12）上配置的存储器芯片（24）；在存储器芯片（24）上层叠的控制器芯片（29）；和密封树脂层。与外部连接端子电连接的控制器芯片（29）的电极焊盘（301），以位于布线基板12的第2面12b上的端子对应区域X1内的方式，沿着与外部连接端子的排列方向平行且位于排列有外部连接端子的布线基板12的第1外形边S1侧的控制器芯片29的外形边排列。

公开(公告)号：CN104916598A

公开(公告)日：2015-09-16

申请号：CN201410454214.6

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 铃谷信人 ,  中村三昌 ,  尾山胜彦 ,  川村英树 ,  青木秀夫

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/16

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种减少基板上的配线间的串扰的半导体装置。实施方式的半导体装置具备绝缘基板、第1、第2半导体芯片、多个连接端子、外部端子、多个连接构件、多条数据信号配线、及导体层。绝缘基板具有第1及第2主面。第1半导体芯片配置在第1主面上。第2半导体芯片配置在第1半导体芯片上，且控制该第1半导体芯片。多个连接端子配置在第1主面上。外部端子配置在第2主面上。多条数据信号配线具有：一端，其连接于多个连接端子的任一者；另一端，其连接于第1半导体芯片或外部端子；及中间部，其在第1主面上的特定的区域内相互邻接而配置。导体层间隔地覆盖特定的区域，且具有导电性及顺磁性。