-
公开(公告)号：CN100552937C
公开(公告)日：2009-10-21
申请号：CN200710091313.2
申请日：2007-03-29
Applicant: 株式会社东芝
IPC: H01L23/498 , H01L23/488 , H01L23/31 , G06K19/077
CPC classification number: H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2924/1815 , H01L2924/00014 , H01L2924/00012
Abstract: 一种半导体器件，在电路基板的第1主面设有外部连接端子，在第2主面安装有半导体元件。在电路基板的第1主面中除外部连接端子的形成区域之外的区域设有第1布线网。在电路基板的第2主面设有第2布线网。布线网形成为距具有包括曲线部的缺口部、缩颈部等的边的距离远于距其他边的距离。
-
公开(公告)号：CN1933011A
公开(公告)日：2007-03-21
申请号：CN200610154193.1
申请日：2006-09-18
Applicant: 株式会社东芝
Abstract: 在电路基板的第1主面形成有USB端子，其具有成为USB连接器的输入输出端子的导体层。在电路基板的与端子形成面相反侧的第2主面上安装有存储器元件，该存储器元件被利用密封树脂密封着。在电路基板的除USB端子的形成区域之外的区域安装有电子部件。由此，构成作为USB存储器主体的半导体存储装置。通过把USB存储器主体收纳在USB连接器壳体内，构成USB存储器。
-
公开(公告)号：CN103295987B
公开(公告)日：2016-04-06
申请号：CN201210316660.1
申请日：2012-08-30
Applicant: 株式会社东芝
IPC: H01L23/488 , G06K19/077
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/00014
Abstract: 本发明提供一种能够缩短从外部连接端子到控制器芯片为止的布线长度的半导体存储卡。实施方式的半导体存储卡具备SiP结构的半导体存储装置（11），该半导体存储装置（11）具备：在布线基板（12）上配置的存储器芯片（24）；在存储器芯片（24）上层叠的控制器芯片（29）；和密封树脂层。与外部连接端子电连接的控制器芯片（29）的电极焊盘（301），以位于布线基板12的第2面12b上的端子对应区域X1内的方式，沿着与外部连接端子的排列方向平行且位于排列有外部连接端子的布线基板12的第1外形边S1侧的控制器芯片29的外形边排列。
-
Patent Agency Ranking
公开(公告)号：CN100550180C
公开(公告)日：2009-10-14
申请号：CN200610154193.1
申请日：2006-09-18
Applicant: 株式会社东芝
Abstract: 在电路基板的第1主面形成有USB端子，其具有成为USB连接器的输入输出端子的导体层。在电路基板的与端子形成面相反侧的第2主面上安装有存储器元件，该存储器元件被利用密封树脂密封着。在电路基板的除USB端子的形成区域之外的区域安装有电子部件。由此，构成作为USB存储器主体的半导体存储装置。通过把USB存储器主体收纳在USB连接器壳体内，构成USB存储器。
-
公开(公告)号：CN101047162A
公开(公告)日：2007-10-03
申请号：CN200710091313.2
申请日：2007-03-29
Applicant: 株式会社东芝
IPC: H01L23/498 , H01L23/488 , H01L23/31 , G06K19/077
CPC classification number: H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2924/1815 , H01L2924/00014 , H01L2924/00012
Abstract: 一种半导体器件，在电路基板的第1主面设有外部连接端子，在第2主面安装有半导体元件。在电路基板的第1主面中除外部连接端子的形成区域之外的区域设有第1布线网。在电路基板的第2主面设有第2布线网。布线网形成为距具有包括曲线部的缺口部、缩颈部等的边的距离远于距其他边的距离。
-
公开(公告)号：CN103295987A
公开(公告)日：2013-09-11
申请号：CN201210316660.1
申请日：2012-08-30
Applicant: 株式会社东芝
IPC: H01L23/488 , G06K19/077
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/00014
Abstract: 本发明提供一种能够缩短从外部连接端子到控制器芯片为止的布线长度的半导体存储卡。实施方式的半导体存储卡具备SiP结构的半导体存储装置（11），该半导体存储装置（11）具备：在布线基板（12）上配置的存储器芯片（24）；在存储器芯片（24）上层叠的控制器芯片（29）；和密封树脂层。与外部连接端子电连接的控制器芯片（29）的电极焊盘（301），以位于布线基板12的第2面12b上的端子对应区域X1内的方式，沿着与外部连接端子的排列方向平行且位于排列有外部连接端子的布线基板12的第1外形边S1侧的控制器芯片29的外形边排列。
-
公开(公告)号：CN102473245B
公开(公告)日：2014-10-15
申请号：CN201080032138.X
申请日：2010-07-14
Applicant: 株式会社东芝
Inventor： 冈田隆
IPC: G06K19/07 , G06K19/077
CPC classification number: G06K19/07743 , G06K19/07732
Abstract: 根据一个实施例，半导体存储卡包括第一插脚组，其中包括多个呈直线设置在插入连接器方向一侧的末端部分上的插脚，并且所述第一插脚组中的一部分在所述第一和第二模式下使用；以及第二插脚组，其中包括多个插脚，所述多个插脚包含至少两个用于差分信号的插脚对，所述第二插脚组被排列为使得接地定位在用于差分信号的插脚对中每个插脚对的两侧，并且只在所述第二模式下使用。在所述第二模式下，在配置所述第一插脚组的各个插脚当中，任何两个邻近插脚更改为用于差分时钟信号的插脚对，并且所述第一插脚组中的剩余插脚的功能被停止。
-
公开(公告)号：CN102473245A
公开(公告)日：2012-05-23
申请号：CN201080032138.X
申请日：2010-07-14
Applicant: 株式会社东芝
Inventor： 冈田隆
IPC: G06K19/07 , G06K19/077
CPC classification number: G06K19/07743 , G06K19/07732
Abstract: 根据一个实施例，半导体存储卡包括第一插脚组，其中包括多个呈直线设置在插入连接器方向一侧的末端部分上的插脚，并且所述第一插脚组中的一部分在所述第一和第二模式下使用；以及第二插脚组，其中包括多个插脚，所述多个插脚包含至少两个用于差分信号的插脚对，所述第二插脚组被排列为使得接地定位在用于差分信号的插脚对中每个插脚对的两侧，并且只在所述第二模式下使用。在所述第二模式下，在配置所述第一插脚组的各个插脚当中，任何两个邻近插脚更改为用于差分时钟信号的插脚对，并且所述第一插脚组中的剩余插脚的功能被停止。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
