-
公开(公告)号：CN102779813A
公开(公告)日：2012-11-14
申请号：CN201210031263.X
申请日：2012-02-13
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L23/31 , H01L23/488 , H01L21/60
CPC classification number: H01L21/561 , H01L21/565 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L25/105 , H01L25/16 , H01L25/18 , H01L25/50 , H01L2224/0401 , H01L2224/04042 , H01L2224/06155 , H01L2224/24145 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06562 , H01L2225/1023 , H01L2225/1052 , H01L2225/1058 , H01L2225/107 , H01L2225/1082 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/1815 , H01L2924/19105 , H01L2924/3511 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供半导体装置及其制造方法以及采用它的半导体模块。根据一个实施方式提供的半导体装置，具备：布线基板；在布线基板的第1面搭载的半导体芯片；在布线基板的第1面设置的第1突起电极；在布线基板的第2面设置的第2突起电极；和将半导体芯片与第1突起电极一起密封的密封树脂层。密封树脂层具有使第1突起电极的一部分露出的凹部。半导体装置多个层叠，构成POP构造的半导体模块。该场合，下级侧装置的第1突起电极与上级侧装置的第2突起电极电气连接。
-
公开(公告)号：CN106373893A
公开(公告)日：2017-02-01
申请号：CN201610236602.6
申请日：2016-04-15
Applicant: 株式会社东芝
IPC: H01L21/50 , H01L21/56 , H01L23/488
Abstract: 本发明的实施方式提供一种能够使半导体装置的制造容易的半导体装置及其制造方法。根据实施方式的制造方法，于在一面侧隔着粘接剂而包含多个半导体元件、且在另一面包含与半导体元件电连接的外部输入输出端子的衬底的一面上，模铸包含氧化硅的密封树脂层。在以另一面成为下侧的方式将多个被切断的衬底收纳在托盘的状态下，对衬底的密封树脂层的表面进行溅镀蚀刻。溅镀蚀刻是使氧化硅的被密封树脂层覆盖的部分的一部分露出。在将衬底收纳在托盘的状态下溅镀金属层。
-
公开(公告)号：CN104716074A
公开(公告)日：2015-06-17
申请号：CN201410751756.X
申请日：2014-12-10
Applicant: 株式会社东芝
IPC: H01L21/67 , H01L21/677
CPC classification number: C23C14/50 , C23C14/54 , C23C14/56 , H01L21/67778 , H01L23/552 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供作业性与维护性优异的半导体制造装置。实施方式的半导体制造装置包括：第1搬送部，其将托盘自托盘收纳供给部取出并载置在搬送载体上，且将该搬送载体搬送至溅镀装置，该装置用于粘附电磁波屏蔽过程中使用的溅镀材料。该托盘收纳供给部收纳的托盘中搭载有未屏蔽的半导体封装，且该半导体封装主要负责进行电磁波屏蔽；及第2搬送部，其将载置有托盘的搬送载体自溅镀装置取出并搬送，且将托盘自搬送载体回收并收纳在托盘收纳供给部。该托盘内搭载有已完成电磁波屏蔽的半导体封装。
-
公开(公告)号：CN104716051A
公开(公告)日：2015-06-17
申请号：CN201410444315.5
申请日：2014-09-03
Applicant: 株式会社东芝
IPC: H01L21/56
CPC classification number: H01L23/552 , H01L21/561 , H01L23/295 , H01L23/3128 , H01L23/544 , H01L24/48 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L2223/54406 , H01L2223/54433 , H01L2223/54486 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06537 , H01L2225/06562 , H01L2924/00014 , H01L2924/12042 , H01L2924/1438 , H01L2924/15311 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/181 , H01L2924/1815 , H01L2224/85 , H01L2224/32225 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种具备对于树脂密封面具有良好的密接性的半导体装置的制造方法。将多个半导体元件搭载于配线基板。使用密封树脂将配线基板的搭载着半导体元件的面与多个半导体元件密封。切断被密封的配线基板，分离成各个半导体装置。加热分离后的半导体装置。于加热后的半导体装置的密封树脂表面与配线基板的切断面，通过金属溅镀形成屏蔽层。
-
Patent Agency Ranking
公开(公告)号：CN104716104A
公开(公告)日：2015-06-17
申请号：CN201410452964.X
申请日：2014-09-05
Applicant: 株式会社东芝
CPC classification number: H01L23/552 , H01L21/561 , H01L23/3128 , H01L25/0655 , H01L25/50 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014
Abstract: 本发明提供一种能够谋求减少无用电磁波泄漏的半导体装置及其制造方法。实施方式的半导体装置包含包括上部及侧部的导电性屏蔽层，所述上部以覆盖密封树脂层的上表面的方式设置，所述侧部以覆盖密封树脂层的侧面及基板的侧面的方式设置。配线层的一部分包含露出于基板的侧面且沿着基板的厚度方向被切断的切断面。配线层的切断面中的接地配线的切断面与屏蔽层电连接。接地配线的切断面的面积大于与接地配线的切断面平行的接地配线的截面面积。
-
公开(公告)号：CN104716105A
公开(公告)日：2015-06-17
申请号：CN201410453745.3
申请日：2014-09-05
Applicant: 株式会社东芝
CPC classification number: H01L23/552 , H01L21/561 , H01L21/78 , H01L23/3121 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/45565 , H01L2224/45664 , H01L2224/48091 , H01L2224/48145 , H01L2224/48147 , H01L2224/48227 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置可以抑制在半导体封装体的表面形成电磁屏蔽时，在半导体封装体的外缘产生屏蔽材料的毛边，且抑制半导体封装体的背面的端子间的短路。本实施方式的半导体装置包括基板。半导体芯片配置于基板的第1面上。密封材料被覆半导体芯片。导电膜被覆密封材料的上表面及侧面。在基板的与第1面相反侧的第2面的外缘设置着阶差、斜面或槽。
-
公开(公告)号：CN104716079A
公开(公告)日：2015-06-17
申请号：CN201410444602.6
申请日：2014-09-03
Applicant: 株式会社东芝
IPC: H01L21/677
CPC classification number: H01L21/67265 , C23C14/54 , C23C14/56 , H01L21/67259 , H01L21/67288 , H01L23/552 , H01L2924/0002 , H01L2924/14 , H01L2924/00 , H01L2224/83
Abstract: 本发明提供一种能够可靠性良好地进行电磁波屏蔽的半导体制造装置。半导体制造装置(1)包括：上盖，在将搭载着未屏蔽的半导体封装体的托盘载置于搬送载具的状态下，相比半导体封装体的上表面配置于更上方；及位移检测部，检测半导体封装体接触上盖的下表面并将上盖抬升至上方的异常。
-
公开(公告)号：CN104716053A
公开(公告)日：2015-06-17
申请号：CN201410452584.6
申请日：2014-09-05
Applicant: 株式会社东芝
CPC classification number: H01L23/552 , H01L21/561 , H01L23/295 , H01L23/3128 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2223/54406 , H01L2223/5442 , H01L2223/54433 , H01L2223/54486 , H01L2224/32225 , H01L2224/48095 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/12042 , H01L2924/15159 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2224/85 , H01L2224/83 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明涉及一种提高屏蔽层与密封树脂层的密接性的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括如下步骤：将半导体芯片搭载在配线基板；以将所述半导体芯片密封的方式形成含有无机填充材料的密封树脂层；通过干式蚀刻去除所述密封树脂层的一部分，直至所述无机填充材料的一部分露出为止；以及以至少覆盖所述密封树脂层的方式形成屏蔽层。
-
公开(公告)号：CN103325713A
公开(公告)日：2013-09-25
申请号：CN201310070696.0
申请日：2013-03-06
Applicant: 株式会社东芝
Inventor： 涩谷克则
IPC: H01L21/67 , H01L21/304
Abstract: 本发明涉及切割装置及切割方法。即使在使端子面朝下而进行切割的情况下，也能防止通过切割产生的端材对封装体造成损伤。切割装置用于将安装有被进行了树脂密封的多个半导体芯片的、具有对于各个半导体芯片的连接端子（33）的基板（30），在将连接端子（33）向下设置于切割台（10）上的状态下，切取为独立的封装体；切割台（10）具有保持切取的各个封装体的封装体保持台（11）和保持由于切取产生的端材的端材保持柱（14）。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.015 seconds)
