-
公开(公告)号：CN106953234A
公开(公告)日：2017-07-14
申请号：CN201710078430.9
申请日：2017-02-14
申请人： 上海新微科技服务有限公司 , 中国科学院上海微系统与信息技术研究所 , 中科院南通光电工程中心
CPC分类号： H01S5/323 , H01S5/3211
摘要： 本发明提供一种硅基单片集成激光器及其制作方法，包括：1）于SOI衬底表面制作图形掩膜；2）刻蚀顶层硅及埋氧化硅层，形成直至衬底硅的限向结构；3）于限向结构内生长Ge外延层；4）在Ge外延层上外延生长III‑V族材料，控制Ge厚度和III‑V族材料的厚度，使得III‑V族材料的发光层与SOI衬底的顶层硅层在高度方向上精确对准。本发明利用SOI材料的底层硅作为衬底，通过Ge作为过渡层，实现III‑V族材料的硅上直接外延工艺，设计Ge的厚度和III‑V族材料的厚度，实现III‑V族材料的发光层与顶层硅的对准，使得III‑V族激光器和硅光子器件在高度方向上精确对准；通过光刻、刻蚀等工艺实现III‑V族激光器与其他硅光子器件在水平方向上高精度对准。另外，本发明可提高激光器的热扩散性能。
-
公开(公告)号：CN206931836U
公开(公告)日：2018-01-26
申请号：CN201720132168.7
申请日：2017-02-14
申请人： 上海新微科技服务有限公司 , 中国科学院上海微系统与信息技术研究所 , 中科院南通光电工程中心
摘要： 本实用新型提供一种硅基单片集成激光器，包括：1）于SOI衬底表面制作图形掩膜；2）刻蚀顶层硅及埋氧化硅层，形成直至衬底硅的限向结构；3）于限向结构内生长Ge外延层；4）在Ge外延层上外延生长III-V族材料，控制Ge厚度和III-V族材料的厚度，使得III-V族材料的发光层与SOI衬底的顶层硅层在高度方向上精确对准。本实用新型利用SOI材料的底层硅作为衬底，通过Ge作为过渡层，实现III-V族材料的硅上直接外延工艺，设计Ge的厚度和III-V族材料的厚度，实现III-V族材料的发光层与顶层硅的对准，使得III-V族激光器和硅光子器件在高度方向上精确对准；通过光刻、刻蚀等工艺实现III-V族激光器与其他硅光子器件在水平方向上高精度对准。另外，本实用新型可提高激光器的热扩散性能。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN109786510B
公开(公告)日：2020-11-10
申请号：CN201910180996.1
申请日：2019-03-11
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L31/18 , H01L31/0216 , H01L31/077
摘要： 本发明涉及一种四元探测器的制备方法，包括提供外延片；以光刻胶为掩膜对外延片进行光刻，获得台面；采用直流反应磁控溅射的方法在台面上淀积氮化铝绝缘接触层，采用电感耦合等离子体化学气相沉积的方法在氮化铝绝缘接触层上淀积氮化硅钝化加固层，从而得到氮化铝和氮化硅双层薄膜；在氮化铝和氮化硅双层薄膜和台面上开刻电极窗口；在电极窗口中制作P型金属电极和N型金属电极，从而得到铟镓砷铋四元探测器。本发明还提供由上述的制备方法得到的铟镓砷铋四元探测器。本发明的氮化铝和氮化硅双层薄膜有效覆盖凸台的侧表面，提升绝缘钝化性能，降低了过渡到凸台的台阶处的漏电流的产生，进而大大提升了探测器的响应率和可靠性。
-
公开(公告)号：CN103700660A
公开(公告)日：2014-04-02
申请号：CN201310676287.5
申请日：2013-12-11
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L27/092 , H01L21/8238 , B82Y10/00
摘要： 本发明涉及一种全环栅CMOS场效应晶体管和制备方法，主要包括硅或SOI衬底和n型及p型高迁移率材料的无转移集成，设计三维多层高迁移率材料的结构及其外延生长，制备横向三维p型和n型单片集成纳米线阵列，得到全环栅CMOS场效应晶体管。本发明能够更好的满足10nm以下技术节点对器件性能提出的更高要求。
-
公开(公告)号：CN101311299B
公开(公告)日：2010-11-17
申请号：CN200810035446.2
申请日：2008-04-01
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种分子束外延(MBE)技术中测量束源炉中源材料熔化时对应源炉热偶温度的测量方法。其特征在于测定步骤是测量出束源炉升温时的热偶温度—功率曲线；测量出束源炉降温时的热偶温度—功率曲线；将升温时和的热偶温度—功率曲线上源材料开始熔化的对应温度和降温时的热偶温度、功率曲线上源材料开始凝固的对应温度进行比较，从而得出源材料熔化时对应束源炉中热偶的温度。本发明是利用分子束外延设备源炉中源材料在加热熔化和降温凝固过程中功率曲线在熔化与凝固温度附近会出现相应波动的实验现象，通过分析比较波动出现的位置精确定出束源炉中源材料熔化时对应的束源炉中热偶温度数值。所提供的测定方法对MBE技术在实际中的应用具有重要的意义。
-
公开(公告)号：CN117518226A
公开(公告)日：2024-02-06
申请号：CN202311337911.9
申请日：2023-10-17
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及一种分子束外延中标定砷源炉束流大小的方法，包括：(1)测得不同砷阀门大小下的束流值；(2)使用不同的砷束流，测试砷化镓衬底表面发生再构转变现象时的温度，建立砷的束流与再构转变温度的关系曲线；(3)根据再构转变的温度确定砷的束流值。本发明可以精确获得分子束外延中砷束流的准确值，对于分子束外延尤其是需要两个V族源的合金生长具有重要的实际应用价值。
-
公开(公告)号：CN106953234B
公开(公告)日：2024-01-09
申请号：CN201710078430.9
申请日：2017-02-14
申请人： 上海新微技术研发中心有限公司 , 中国科学院上海微系统与信息技术研究所 , 南通新微研究院
摘要： 本发明提供一种硅基单片集成激光器及其制作方法，包括：1）于SOI衬底表面制作图形掩膜；2）刻蚀顶层硅及埋氧化硅层，形成直至衬底硅的限向结构；3）于限向结构内生长Ge外延层；4）在Ge外延层上外延生长III‑V族材料，控制Ge厚度和III‑V族材料的厚度，使得III‑V族材料的发光层与SOI衬底的顶层硅层在高度方向上精确对准。本发明利用SOI材料的底层硅作为衬底，通过Ge作为过渡层，实现III‑V族材料的硅上直接外延工艺，设计Ge的厚度和III‑V族材料的厚度，实现III‑V族材料的发光层与顶层硅的对准，使得III‑V族激光器和硅光子器件在高度方向上精确对准；通过光刻、刻蚀等工艺实现III‑V族激光器与其他硅光子器件在水平方向上高精度对准。另外，本发明可提高激光器的热扩散性能。
-
公开(公告)号：CN116525658A
公开(公告)日：2023-08-01
申请号：CN202310642924.0
申请日：2023-06-01
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L29/10 , H01L29/08 , H01L29/66 , H01L29/778
摘要： 本发明提供一种HEMT器件及其制备方法，HEMT器件包括：部分被去除的衬底层；位于所述衬底层上的外延层，外延层包括成核层，成核层与衬底层接触；源电极区和漏电极区位于外延层上方的两侧；漏电极区设置有图形化得到的空白区域，空白区域贯通外延层并延伸至衬底层被去除的部分。本发明通过衬底层的部分被去除，可以避免被去除部分的衬底层和成核层之间形成导电层，降低衬底层引入的寄生电阻，减少射频损耗；同时，利用在源漏电极区及其外延层中贯穿的空白区域，可以提高器件的散热能力，控制热效应；另外，设置衬底层为低阻硅衬底，避免高阻硅基GaN外延材料的弯曲问题，以扩展晶圆尺寸。
-
公开(公告)号：CN111600195A
公开(公告)日：2020-08-28
申请号：CN202010383180.1
申请日：2020-05-08
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及半导体和光电集成技术领域，特别是涉及一种硅基单片集成激光器及其制备方法，包括：衬底层、埋氧化层、硅波导器件、上覆层和三维波导器件；所述埋氧化层上设有图形化的限向结构；所述限向结构内设有激光器结构；所述硅波导器件设置在所述埋氧化层上；所述埋氧化层、所述激光器结构和所述硅波导器件远离所述衬底层的表面形成第一表面，所述上覆层设置在所述第一表面上；所述三维波导器件设置在所述上覆层上。通过在激光器结构有源区上方引入三维波导结构，实现激光器结构有源区和硅波导之间高质量的光学连接。
-
公开(公告)号：CN106653583A
公开(公告)日：2017-05-10
申请号：CN201611005213.9
申请日：2016-11-11
申请人： 中国科学院上海微系统与信息技术研究所
CPC分类号： C30B31/22 , C30B33/02 , H01L21/187
摘要： 本发明提供一种大尺寸III‑V异质衬底的制备方法，所述制备方法包括以下步骤：S1：提供III‑V外延结构，所述III‑V外延结构具有注入面；S2：于所述注入面进行离子注入，于所述III‑V外延结构的预设深度处形成缺陷层；S3：提供支撑衬底，将所述注入面与所述支撑衬底键合；S4：沿所述缺陷层剥离部分所述III‑V外延结构，使所述III‑V外延结构的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成III‑V薄膜，获得III‑V异质衬底。本发明提供了一种大尺寸III‑V异质衬底的制备方法，用于解决现有技术中制备大尺寸III‑V异质衬底工艺难度大、效率低、成本高的问题。
-
-
-
-
-
-
-
-
-
搜索结果
38 条记录 (耗时 0.082 秒)
