公开(公告)号：CN102714143B

公开(公告)日：2016-01-20

申请号：CN201080060769.2

申请日：2010-12-27

申请人： 三菱电机株式会社

发明人： 大塚健一 ,  黑田研一 ,  渡边宽 ,  油谷直毅 ,  炭谷博昭

IPC分类号： H01L21/20 ,  C23C16/42 ,  C30B25/20 ,  C30B29/36 ,  H01L21/205 ,  H01L29/47 ,  H01L29/872

CPC分类号： H01L29/66068 ,  C30B23/02 ,  C30B25/02 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02496 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/0495 ,  H01L29/107 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/872

摘要： 提供一种碳化硅外延片以及碳化硅半导体元件，可提高外延生长层的晶体质量，在形成厚膜的外延生长层时也不会使载流子移动性降低，且元件电阻低。碳化硅半导体元件（101）具有：n型碳化硅基板（1），以浓度C掺杂了氮那样的通过掺杂会使晶格常数减小的掺杂物；n型碳化硅外延生长层（3），以比碳化硅基板小的浓度掺杂了与碳化硅基板（1）相同的掺杂物；和n型缓冲层，在碳化硅基板（1）与碳化硅外延层（3）之间掺杂了所述掺杂物。缓冲层（2）以层叠了2层以上的相同厚度的层而成的多层构造形成，相对多层构造的层数N，从碳化硅外延层（3）侧起第K个层的掺杂浓度成为C·K/（N+1）。

公开(公告)号：CN103828056A

公开(公告)日：2014-05-28

申请号：CN201180073630.6

申请日：2011-09-21

申请人： 三菱电机株式会社

发明人： 樽井阳一郎 ,  末川英介 ,  油谷直毅 ,  日野史郎 ,  三浦成久 ,  今泉昌之

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/086 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/7802

摘要： 在碳化硅半导体装置的MOSFET中，同时实现源极区域的低电阻化和栅极氧化膜的漏电流的降低。在MOSFET的栅极氧化膜（6）中产生的漏电流，通过使源极区域（4）和栅极氧化膜（6）的界面的粗糙部减小而受到抑制。在提高源极区域（4）的表面部分的杂质浓度的情况下，栅极氧化膜（6）通过干式氧化或CVD法而形成。在栅极氧化膜（6）通过湿式氧化形成的情况下，将源极区域（4）的表面部分的杂质浓度抑制得较低。

公开(公告)号：CN102396069A

公开(公告)日：2012-03-28

申请号：CN200980158694.9

申请日：2009-09-01

申请人： 三菱电机株式会社

发明人： 松野吉德 ,  大塚健一 ,  油谷直毅 ,  黑田研一 ,  渡边宽 ,  鹿间省三

IPC分类号： H01L29/47 ,  H01L21/265 ,  H01L29/872

CPC分类号： H01L21/046 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

摘要： 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅半导体装置的制造方法。该炭化硅半导体的制造方法具备：(a)对炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。

公开(公告)号：CN104425574A

公开(公告)日：2015-03-18

申请号：CN201410432842.4

申请日：2014-08-28

申请人： 三菱电机株式会社

发明人： 樽井阳一郎 ,  今泉昌之 ,  油谷直毅

IPC分类号： H01L29/47 ,  H01L29/872

CPC分类号： H01L29/872 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/402 ,  H01L29/6606

摘要： 由于在肖特基电极的外周端处存在的前端尖锐形状的蚀刻残渣，易于在SBD高频开关动作时由于位移电流而在上述残渣部处引起电场集中。本发明的碳化硅半导体装置具有：第1导电型的漂移层(1b)；在漂移层(1b)中形成的第2导电型的保护环区域(2)；以将保护环区域(2)包围的方式形成的场绝缘膜(3)；肖特基电极(4)，其以在保护环区域(2)的内侧将在表面露出的漂移层(1b)和保护环区域(2)覆盖的方式形成，其外周端存在于场绝缘膜(3)上；以及在肖特基电极(4)上形成的表面电极焊盘(5)，表面电极焊盘(5)的外周端越过肖特基电极(4)的外周端而与所述场绝缘膜(3)接触。

公开(公告)号：CN102334190B

公开(公告)日：2014-05-14

申请号：CN200980157510.7

申请日：2009-04-30

申请人： 三菱电机株式会社

发明人： 三浦成久 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  油谷直毅

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/739

CPC分类号： H01L29/7811 ,  H01L23/53209 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/4916 ,  H01L29/4941 ,  H01L29/4975 ,  H01L29/66068 ,  H01L29/7805 ,  H01L2924/0002 ,  H01L2924/00

摘要： 在第一导电类型的半导体基板的第一主面内的单元区域中在表层形成第二导电类型的第一阱。在第一阱内的表层形成第一导电类型的扩散区。在第一阱上形成第一栅极绝缘膜，其上形成第一栅电极。在单元区域的外周部中在第一主面的表层形成第二导电类型的第二阱。在第二阱上形成第二栅极绝缘膜，在其外周侧形成厚的场氧化膜。在栅极绝缘膜和场氧化膜上连续地形成与第一栅电极连接的第二栅电极。在第一、第二阱和扩散区中连接有第一电极。在半导体基板的第二主面形成有第二电极。以在单元区域的外周绕一周的方式在场氧化膜上形成与第二栅电极连接的栅极布线。栅极布线是对第二栅电极的构成物质进行硅化物化而成的。

公开(公告)号：CN102903702A

公开(公告)日：2013-01-30

申请号：CN201210117261.2

申请日：2012-04-20

申请人： 三菱电机株式会社

发明人： 折附泰典 ,  油谷直毅 ,  樽井阳一郎

IPC分类号： H01L23/64 ,  H01L29/78 ,  H01L23/522 ,  H01L27/02

CPC分类号： H01L29/7811 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/402 ,  H01L29/456 ,  H01L29/66068 ,  H01L29/7803 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种能够以少的工序数形成并且具备耐热性优良的温度检测元件的碳化硅（SiC）半导体装置。SiC半导体装置具备：半导体元件，形成在SiC基板（1）上；源极电极（15）以及栅极焊盘（16），使用在底面具备势垒金属（14）的布线层形成；测温电阻体（20），使用该布线层的势垒金属（14）的一部分形成。

公开(公告)号：CN100433331C

公开(公告)日：2008-11-12

申请号：CN200510129633.3

申请日：2005-12-14

申请人： 三菱电机株式会社

发明人： 油谷直毅

IPC分类号： H01L27/04 ,  H01L23/50 ,  H01L21/822 ,  H01L21/60

CPC分类号： H01L21/485 ,  H01L24/11 ,  H01L24/12 ,  H01L24/17 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/05124 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05644 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/11554 ,  H01L2224/116 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/1411 ,  H01L2224/16 ,  H01L2224/16106 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2224/83801 ,  H01L2224/83851 ,  H01L2224/92125 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/13091 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/351 ,  Y10S438/931 ,  Y10S438/942 ,  H01L2924/00014 ,  H01L2924/00

摘要： 具有良好的特性且能提高信赖度，还可以使用SiC晶片。在SiC芯片(9)上形成多个肖特基势垒二极管的单元(10)，各单元(10)具有独立的外部输出电极(4)。形成在SiC芯片(9)上的单元(10)中，只在合格的单元的外部输出电极(4)上形成凸点(11)(直径为数十～数百μm)，没有耐压或漏电电流多的不合格的单元的外部输出电极(4)上不形成凸点。由于不合格的单元上不形成凸点，所以肖特基势垒侧电极(3)依次通过外部输出电极(4)、凸点(11)、布线基板(12)的布线层(13)、外部导线(13a)与外部并联连接，只并联连接合格的单元(10)的外部输出电极(4)。

公开(公告)号：CN108735736A

公开(公告)日：2018-11-02

申请号：CN201810361018.2

申请日：2018-04-20

申请人： 三菱电机株式会社

发明人： 海老池勇史 ,  油谷直毅

IPC分类号： H01L27/06 ,  H01L21/82

CPC分类号： H01L29/7811 ,  H01L22/12 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7806

摘要： 提供一种半导体装置，该半导体装置能够确保体二极管的可靠性，能够确保器件动作的稳定性。具有：有源区域，其设置于第1导电型的半导体层，在有源区域形成有在半导体层的厚度方向流过主电流的MOS晶体管；以及终端区域，其设置于有源区域的周围，终端区域具有沿有源区域而设置的缺陷检测器件，缺陷检测器件由具有第1主电极和第2主电极的二极管构成，该第1主电极是在半导体层的第1主面之上沿有源区域而设置的，该第2主电极设置于半导体层的第2主面侧。

公开(公告)号：CN103443925B

公开(公告)日：2016-03-09

申请号：CN201180060905.2

申请日：2011-12-22

申请人： 三菱电机株式会社

发明人： 渡边宽 ,  油谷直毅 ,  中木义幸 ,  大塚健一

IPC分类号： H01L29/47 ,  H01L29/872

CPC分类号： H01L29/872 ,  H01L27/0207 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606

摘要： 本发明的目的在于提供一种能够实现漏电流的降低、导通电阻的降低以及进行开关时的高速动作的半导体装置。本发明是具备在普通单元（6）的排列中散布接触单元（7）的单元排列的半导体装置，具备n+型半导体基板（1）上的n-型半导体层（2）、埋没于n-型半导体层（2）内的p型埋入层（5）以及形成在普通单元（6）、接触单元（7）各自的中央部的p型表面层（4），在接触单元（7）中，p型埋入层（5）与p型表面层（4）接触，还具备形成在接触单元（7）的p型表面层（4）之上的p+型接触层（8）以及在n-型半导体层（2）之上形成肖特基结并与p+型接触层（8）形成欧姆结的阳极电极（3），p型埋入层（5）与阳极电极（3）经由p型表面层（4）和p+型接触层（8）连接。

公开(公告)号：CN101978502B

公开(公告)日：2012-11-14

申请号：CN200980109708.8

申请日：2009-03-12

申请人： 三菱电机株式会社

发明人： 渡边宽 ,  油谷直毅 ,  大塚健一 ,  黑田研一 ,  今泉昌之 ,  松野吉德

IPC分类号： H01L29/47 ,  H01L29/06 ,  H01L29/78 ,  H01L29/872

CPC分类号： H01L29/872 ,  H01L21/0495 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L2924/12032 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

摘要： 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。