半导体装置
    1.
    发明授权

    公开(公告)号:CN111725296B

    公开(公告)日:2024-05-14

    申请号:CN202010186755.0

    申请日:2020-03-17

    Abstract: 目的是提供能够增大有效面积相对于芯片面积的比例,并且抑制层间绝缘膜的劣化的半导体装置。具有:层间绝缘膜,其设置于衬底之上;栅极焊盘,其设置于该层间绝缘膜之上;源极电极,其在俯视观察时与栅极焊盘的一部分相对;线状的源极配线,其在俯视观察时与该栅极焊盘的一部分相对而不与该源极电极相对,源极配线与该源极电极连接;以及栅极配线,其设置于该层间绝缘膜之上,与该栅极焊盘电连接,该衬底具有:第1导电型的漂移层;以及高杂质浓度区域,其设置于该栅极配线和该栅极焊盘的正下方,该高杂质浓度区域的第1导电型杂质的浓度比该漂移层的第1导电型杂质的浓度大,在俯视观察时,该源极配线和该栅极配线提供将该源极电极包围的1个框。

    碳化硅半导体装置
    3.
    发明公开

    公开(公告)号:CN109716531A

    公开(公告)日:2019-05-03

    申请号:CN201680089391.6

    申请日:2016-09-23

    Abstract: 本发明涉及碳化硅半导体装置,该碳化硅半导体装置具备:第2导电型的第3杂质区域,其配置于外周区域,该外周区域为配置单位单元的单元配置区域的外周;场绝缘膜,其配置于外周区域,比栅极绝缘膜厚;层间绝缘膜,其配置于场绝缘膜、栅极电极及栅极绝缘膜之上;第1主电极,其配置于层间绝缘膜之上;以及栅极配线及栅极焊盘,它们经由配置于场绝缘膜之上的栅极电极而彼此电连接,第3杂质区域具有选择性地设置于其上层部并与第3杂质区域相比杂质浓度高的第2导电型的第4杂质区域,栅极配线及栅极焊盘设置于外周区域,第4杂质区域与单元配置区域相邻地设置,并且该第4杂质区域以至少将栅极焊盘的下方的区域包围的方式设置,与第1主电极电连接。

    电力用半导体装置
    4.
    发明授权

    公开(公告)号:CN107431090B

    公开(公告)日:2020-10-20

    申请号:CN201580077932.9

    申请日:2015-03-18

    Abstract: 本发明涉及一种电力用半导体装置,其具有:第1导电型的碳化硅半导体层;开关器件,其形成于碳化硅半导体层;第2导电型的电场缓和杂质区域,其形成于开关器件的形成区域的终端部,对终端部的电场进行缓和;以及第1导电型的附加区域,其设置于构成开关器件的多个单位单元的第2导电型的阱区域间以及至少所述电场缓和杂质区域的外侧,与碳化硅半导体层相比杂质浓度更高。

    半导体装置
    5.
    发明公开

    公开(公告)号:CN111725296A

    公开(公告)日:2020-09-29

    申请号:CN202010186755.0

    申请日:2020-03-17

    Abstract: 目的是提供能够增大有效面积相对于芯片面积的比例,并且抑制层间绝缘膜的劣化的半导体装置。具有:层间绝缘膜,其设置于衬底之上;栅极焊盘,其设置于该层间绝缘膜之上;源极电极,其在俯视观察时与栅极焊盘的一部分相对;线状的源极配线,其在俯视观察时与该栅极焊盘的一部分相对而不与该源极电极相对,源极配线与该源极电极连接;以及栅极配线,其设置于该层间绝缘膜之上,与该栅极焊盘电连接,该衬底具有:第1导电型的漂移层;以及高杂质浓度区域,其设置于该栅极配线和该栅极焊盘的正下方,该高杂质浓度区域的第1导电型杂质的浓度比该漂移层的第1导电型杂质的浓度大,在俯视观察时,该源极配线和该栅极配线提供将该源极电极包围的1个框。

    电力用半导体装置
    7.
    发明公开

    公开(公告)号:CN107431090A

    公开(公告)日:2017-12-01

    申请号:CN201580077932.9

    申请日:2015-03-18

    Abstract: 本发明涉及一种电力用半导体装置,其具有:第1导电型的碳化硅半导体层;开关器件,其形成于碳化硅半导体层;第2导电型的电场缓和杂质区域,其形成于开关器件的形成区域的终端部,对终端部的电场进行缓和;以及第1导电型的附加区域,其设置于构成开关器件的多个单位单元的第2导电型的阱区域间以及至少所述电场缓和杂质区域的外侧,与碳化硅半导体层相比杂质浓度更高。

Patent Agency Ranking