公开(公告)号：CN104238280A

公开(公告)日：2014-12-24

申请号：CN201410264507.8

申请日：2014-06-13

Applicant: 三菱电机株式会社

Inventor： 绫淳 ,  鹿间省三 ,  结城秀昭

IPC: G03F7/20

CPC classification number: G03F7/3021 ,  G03F7/20 ,  G03F7/30

Abstract: 本发明的目的在于提供一种半导体装置的制造方法，其能够进一步减少显影液滴下时所产生的微泡，并能够实现图案缺陷的进一步减少，由此适用于碳化硅半导体装置的制造。半导体装置的制造方法具有照相制版工序，该照相制版工序具有进行显影液浸渍处理的工序。进行显影液浸渍处理的工序具有工序(a)和工序(b)，在工序(a)中，将显影液(3)滴在碳化硅半导体衬底(1)上，以膜厚大于6μm的方式形成显影液膜(4)，在工序(b)中，使显影液膜(4)的膜厚变薄至小于或等于6μm。

公开(公告)号：CN102396069B

公开(公告)日：2014-05-07

申请号：CN200980158694.9

申请日：2009-09-01

Applicant: 三菱电机株式会社

Inventor： 松野吉德 ,  大塚健一 ,  油谷直毅 ,  黑田研一 ,  渡边宽 ,  鹿间省三

IPC: H01L29/47 ,  H01L21/265 ,  H01L29/872

CPC classification number: H01L21/046 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅肖特基二极管的制造方法。该炭化硅半导体的制造方法具备：(a)对具有(0001)硅面或者(000-1)碳面的炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。

公开(公告)号：CN109643667B

公开(公告)日：2023-08-25

申请号：CN201680088683.8

申请日：2016-09-01

Applicant: 三菱电机株式会社

Inventor： 大久野幸史 ,  鹿间省三 ,  樽井阳一郎

IPC: H01L21/66 ,  H01L29/872

Abstract: 本发明涉及以下技术，即，在对半导体装置施加高电压的测试时，为了防止损伤波及到探针，对在探针的附近产生点破坏进行抑制。在半导体装置的测定方法中，半导体装置具备：半导体衬底(1)；外延层(2)；至少1个第2导电型的第2导电型区域(3)，其在外延层的表层具有轮廓而局部地形成；肖特基电极(11)；阳极电极(12)；以及阴极电极(13)。使探针(21)与俯视观察时位于形成至少1个第2导电型区域的轮廓的范围内的阳极电极的上表面接触，施加电压。

公开(公告)号：CN104238280B

公开(公告)日：2017-11-28

申请号：CN201410264507.8

申请日：2014-06-13

Applicant: 三菱电机株式会社

Inventor： 绫淳 ,  鹿间省三 ,  结城秀昭

IPC: G03F7/20

CPC classification number: G03F7/3021 ,  G03F7/20 ,  G03F7/30

Abstract: 本发明的目的在于提供一种半导体装置的制造方法，其能够进一步减少显影液滴下时所产生的微泡，并能够实现图案缺陷的进一步减少，由此适用于碳化硅半导体装置的制造。半导体装置的制造方法具有照相制版工序，该照相制版工序具有进行显影液浸渍处理的工序。进行显影液浸渍处理的工序具有工序(a)和工序(b)，在工序(a)中，将显影液(3)滴在碳化硅半导体衬底(1)上，以膜厚大于6μm的方式形成显影液膜(4)，在工序(b)中，使显影液膜(4)的膜厚变薄至小于或等于6μm。

公开(公告)号：CN109643667A

公开(公告)日：2019-04-16

申请号：CN201680088683.8

申请日：2016-09-01

Applicant: 三菱电机株式会社

Inventor： 大久野幸史 ,  鹿间省三 ,  樽井阳一郎

IPC: H01L21/66 ,  H01L29/872

Abstract: 本发明涉及以下技术，即，在对半导体装置施加高电压的测试时，为了防止损伤波及到探针，对在探针的附近产生点破坏进行抑制。在半导体装置的测定方法中，半导体装置具备：半导体衬底(1)；外延层(2)；至少1个第2导电型的第2导电型区域(3)，其在外延层的表层具有轮廓而局部地形成；肖特基电极(11)；阳极电极(12)；以及阴极电极(13)。使探针(21)与俯视观察时位于形成至少1个第2导电型区域的轮廓的范围内的阳极电极的上表面接触，施加电压。

公开(公告)号：CN104238286A

公开(公告)日：2014-12-24

申请号：CN201410280862.4

申请日：2014-06-20

Applicant: 三菱电机株式会社

Inventor： 结城秀昭 ,  绫淳 ,  鹿间省三

IPC: G03F7/30

CPC classification number: G03F7/30 ,  G03F7/3021

Abstract: 本发明的目的在于，提供一种半导体装置的制造方法，其简单地减少由微泡引起的显影缺陷。本发明的半导体装置的制造方法具有以下工序：(a)准备在一个主面上形成有光致抗蚀剂膜(2)的碳化硅衬底(1)的工序；(b)将第1显影液(3)滴下至光致抗蚀剂膜(2)上的工序；(c)在工序(b)结束后经过第1显影时间后，使碳化硅衬底(1)旋转，从光致抗蚀剂膜(2)上甩掉第1显影液(3)的工序；(d)在工序(c)之后向光致抗蚀剂膜(2)上滴下第2显影液(3)的工序；以及(e)在工序(d)结束后经过第2显影时间后，使碳化硅衬底(1)旋转，从光致抗蚀剂膜(2)上甩掉第2显影液(3)的工序。

公开(公告)号：CN102396069A

公开(公告)日：2012-03-28

申请号：CN200980158694.9

申请日：2009-09-01

Applicant: 三菱电机株式会社

Inventor： 松野吉德 ,  大塚健一 ,  油谷直毅 ,  黑田研一 ,  渡边宽 ,  鹿间省三

IPC: H01L29/47 ,  H01L21/265 ,  H01L29/872

CPC classification number: H01L21/046 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅半导体装置的制造方法。该炭化硅半导体的制造方法具备：(a)对炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。