公开(公告)号：CN116956380A

公开(公告)日：2023-10-27

申请号：CN202310177839.1

申请日：2023-02-28

Applicant: 三菱电机株式会社

Inventor： 瓜生胜美 ,  大久野幸史 ,  野村典嗣

IPC: G06F30/12 ,  G06F30/20 ,  G06F111/20

Abstract: 本发明提供一种通过用户进行的坐标设定量少、计算负荷小的CAD上的构件自动配置方法。CAD上的构件自动配置方法具有构件条件取得工序、构件配置顺序取得工序、边界线取得工序、构件配置工序、边界线更新工序、第一重复工序、构件种类变更工序和第二重复工序。在构件条件取得工序中，取得针对构件的每个种类设定的、表示许可与构件相邻地配置的构件的种类的构件边界条件。在边界线取得工序中，取得针对配置区域的区域末端线和与X方向或者Y方向平行的边界线而设定的边界线边界条件。在构件配置工序中，将针对构件所设定的构件边界条件和针对在配置区域配置的边界线所设定的边界线边界条件进行比较，在一致时对构件进行配置。

公开(公告)号：CN102148144A

公开(公告)日：2011-08-10

申请号：CN201010541286.6

申请日：2010-11-05

Applicant: 三菱电机株式会社

Inventor： 大久野幸史 ,  樽井阳一郎

IPC: H01L21/04

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/0615 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/872

Abstract: 本发明涉及碳化硅半导体装置的制造方法，其目的在于提供一种能够以一次掩模工序形成杂质浓度不同的多个杂质区域的碳化硅半导体装置的制造方法。该制造方法具备：(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；(b)使用注入掩模以预定的注入能量将预定的离子注入到碳化硅半导体层的工序。在工序(a)中，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部的距离，设为以预定的注入能量将预定的离子注入到碳化硅时的散射长度以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。由此在几乎不发生热扩散的碳化硅半导体层中，能够以一次掩模工序和离子注入工序形成杂质浓度不同的多个区域。

公开(公告)号：CN111081641A

公开(公告)日：2020-04-28

申请号：CN201910988541.2

申请日：2019-10-17

Applicant: 三菱电机株式会社

Inventor： 大久野幸史

IPC: H01L23/00 ,  H01L23/29 ,  H01L23/31 ,  H01L29/78 ,  H01L29/872

Abstract: 提供即使在末端区域的电场强，保护膜含有水分的情况下，也会抑制由水分电解作用而形成的生成物的产生的半导体装置。半导体装置在半导体衬底的厚度方向流动主电流，具备：第1导电型的半导体层，设置于半导体衬底之上；第1主电极，设置于半导体层之上；第2主电极，设置于半导体衬底的与第1主电极的设置侧相反侧的主面；第2导电型的电场缓和区域，设置于半导体层的与流动主电流的有源区域相比更靠外侧的末端区域，外侧是指半导体装置的外周侧；第1保护膜，至少覆盖电场缓和区域之上；保护金属膜，从第1保护膜的外侧的端缘部之上设置到半导体层的表面之上；及第2保护膜，设置为覆盖第1主电极的端缘部之上、第1保护膜之上及保护金属膜之上。

公开(公告)号：CN105023941B

公开(公告)日：2018-11-02

申请号：CN201510217654.4

申请日：2015-04-30

Applicant: 三菱电机株式会社

Inventor： 田所千广 ,  樽井阳一郎 ,  大久野幸史

IPC: H01L29/47 ,  H01L29/872

Abstract: 本发明提供能够使切换时产生的电场集中缓和的碳化硅半导体装置。碳化硅半导体装置具备：第一导电型的碳化硅半导体层；场绝缘膜，其形成于碳化硅半导体层的表面上；肖特基电极，其在碳化硅半导体层的表面上形成为比场绝缘膜靠内周侧，并且形成为攀升至场绝缘膜；表面电极，其将肖特基电极覆盖，越过肖特基电极的外周端而在场绝缘膜上延伸；以及第二导电型的终端阱区域，其在碳化硅半导体层内的上部形成为与肖特基电极的一部分相接，在碳化硅半导体层内比表面电极的外周端向外周侧延伸，表面电极的外周端存在于比终端阱区域的外周端向内侧大于或等于15μm处。

公开(公告)号：CN115701662A

公开(公告)日：2023-02-10

申请号：CN202210904053.0

申请日：2022-07-28

Applicant: 三菱电机株式会社

Inventor： 大久野幸史

IPC: H01L29/06 ,  H01L29/16 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明的目的在于在碳化硅半导体装置中，即使产生工艺上的缺陷也会对施加高dV/dt时的绝缘破坏的产生进行抑制。MOSFET(101)具有：栅极电极(33)及蚀刻阻挡层(51)，它们形成于栅极焊盘区域(13)的场绝缘膜(32)之上；以及层间绝缘膜(34)，其形成于栅极电极(33)之上及蚀刻阻挡层(51)之上。蚀刻阻挡层(51)由相对于层间绝缘膜(34)及场绝缘膜(32)的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层(51)至少在栅极焊盘区域(13)处设置于距离栅极下阱接触区域(12)的阱接触孔(HW1)最远的位置。

公开(公告)号：CN105393363A

公开(公告)日：2016-03-09

申请号：CN201480034461.9

申请日：2014-05-02

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  三浦成久 ,  浜田宪治 ,  大久野幸史

IPC: H01L29/861 ,  G03F1/70 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/0619 ,  H01L21/0465 ,  H01L21/765 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明的半导体器件具备：形成于由第1导电类型的宽能带隙半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧在俯视时连通的一个以上的隔开区域(5)。

公开(公告)号：CN105023941A

公开(公告)日：2015-11-04

申请号：CN201510217654.4

申请日：2015-04-30

Applicant: 三菱电机株式会社

Inventor： 田所千广 ,  樽井阳一郎 ,  大久野幸史

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/0495 ,  H01L29/0611 ,  H01L29/0619 ,  H01L29/401 ,  H01L29/402 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明提供能够使切换时产生的电场集中缓和的碳化硅半导体装置。碳化硅半导体装置具备：第一导电型的碳化硅半导体层；场绝缘膜，其形成于碳化硅半导体层的表面上；肖特基电极，其在碳化硅半导体层的表面上形成为比场绝缘膜靠内周侧，并且形成为攀升至场绝缘膜；表面电极，其将肖特基电极覆盖，越过肖特基电极的外周端而在场绝缘膜上延伸；以及第二导电型的终端阱区域，其在碳化硅半导体层内的上部形成为与肖特基电极的一部分相接，在碳化硅半导体层内比表面电极的外周端向外周侧延伸，表面电极的外周端存在于比终端阱区域的外周端向内侧大于或等于15μm处。

公开(公告)号：CN109643667A

公开(公告)日：2019-04-16

申请号：CN201680088683.8

申请日：2016-09-01

Applicant: 三菱电机株式会社

Inventor： 大久野幸史 ,  鹿间省三 ,  樽井阳一郎

IPC: H01L21/66 ,  H01L29/872

Abstract: 本发明涉及以下技术，即，在对半导体装置施加高电压的测试时，为了防止损伤波及到探针，对在探针的附近产生点破坏进行抑制。在半导体装置的测定方法中，半导体装置具备：半导体衬底(1)；外延层(2)；至少1个第2导电型的第2导电型区域(3)，其在外延层的表层具有轮廓而局部地形成；肖特基电极(11)；阳极电极(12)；以及阴极电极(13)。使探针(21)与俯视观察时位于形成至少1个第2导电型区域的轮廓的范围内的阳极电极的上表面接触，施加电压。

公开(公告)号：CN102148144B

公开(公告)日：2014-03-12

申请号：CN201010541286.6

申请日：2010-11-05

Applicant: 三菱电机株式会社

Inventor： 大久野幸史 ,  樽井阳一郎

IPC: H01L21/04

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/0615 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/872

Abstract: 本发明涉及碳化硅半导体装置的制造方法，其目的在于提供一种能够以一次掩模工序形成杂质浓度不同的多个杂质区域的碳化硅半导体装置的制造方法。该制造方法具备：(a)在碳化硅半导体层上形成由多个单位掩模构成的注入掩模的工序；(b)使用注入掩模以预定的注入能量将预定的离子注入到碳化硅半导体层的工序。在工序(a)中，以如下方式形成注入掩模，即，将从单位掩模内的任意的点到单位掩模的端部的距离，设为以预定的注入能量将预定的离子注入到碳化硅时的散射长度以下，并且注入掩模具有单位掩模的尺寸和配置间隔不同的多个区域。由此在几乎不发生热扩散的碳化硅半导体层中，能够以一次掩模工序和离子注入工序形成杂质浓度不同的多个区域。

公开(公告)号：CN111081641B

公开(公告)日：2023-10-17

申请号：CN201910988541.2

申请日：2019-10-17

Applicant: 三菱电机株式会社

Inventor： 大久野幸史

IPC: H01L23/00 ,  H01L23/29 ,  H01L23/31 ,  H01L29/78 ,  H01L29/872

Abstract: 提供即使在末端区域的电场强，保护膜含有水分的情况下，也会抑制由水分电解作用而形成的生成物的产生的半导体装置。半导体装置在半导体衬底的厚度方向流动主电流，具备：第1导电型的半导体层，设置于半导体衬底之上；第1主电极，设置于半导体层之上；第2主电极，设置于半导体衬底的与第1主电极的设置侧相反侧的主面；第2导电型的电场缓和区域，设置于半导体层的与流动主电流的有源区域相比更靠外侧的末端区域，外侧是指半导体装置的外周侧；第1保护膜，至少覆盖电场缓和区域之上；保护金属膜，从第1保护膜的外侧的端缘部之上设置到半导体层的表面之上；及第2保护膜，设置为覆盖第1主电极的端缘部之上、第1保护膜之上及保护金属膜之上。