-
公开(公告)号：CN112563248A
公开(公告)日：2021-03-26
申请号：CN202010994209.X
申请日：2020-09-21
Applicant: 三菱电机株式会社
Inventor： 野村典嗣
Abstract: 本发明涉及半导体装置及半导体元件的制造方法。抑制了在为了进行在半导体基板形成的半导体元件的电气特性的评价等对半导体元件施加了电压的情况下在半导体元件与元件间部之间发生局部放电，对异物附着于半导体基板、在半导体基板形成部件痕迹等进行抑制。半导体装置具有半导体基板以及放电抑制材料。半导体基板具有元件间部以及多个半导体元件。多个半导体元件在半导体基板的扩展方向排列。元件间部位于多个半导体元件所包含的相邻的半导体元件之间。放电抑制材料附着于元件间部的表面，但没有附着于多个半导体元件所包含的各半导体元件的中央部的表面。放电抑制材料由绝缘体构成。
-
公开(公告)号：CN113471277B
公开(公告)日：2024-09-17
申请号：CN202110320182.0
申请日：2021-03-25
Applicant: 三菱电机株式会社
IPC: H01L29/417 , H01L29/861
Abstract: 提供能抑制外部配线和半导体层之间的电阻，且抑制在外部配线连接时由于异物而在半导体层出现损伤的频率的半导体装置。根据一个方式，半导体装置具有：缓冲层，其设置于第2半导体层的表面之上，在俯视观察时具有至少1个开口；以及电极，其设置于第2半导体层及缓冲层的上侧，通过至少1个开口与第2半导体层接触，缓冲层的维氏硬度比电极的维氏硬度高，在将缓冲层的厚度设为s，将电极的厚度设为t，Wth＝2×(s×t‑s2)0.5的情况下，至少1个开口各自的宽度w满足w
-
公开(公告)号：CN108431962B
公开(公告)日：2021-05-18
申请号：CN201580085524.8
申请日：2015-12-28
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 具备：有源单元区域；边缘端接区域，其将该有源单元区域包围；以及中间区域，其处于这些区域的中间，该有源单元区域在上表面侧具有沟槽栅型的MOS构造，作为下表面侧的纵向构造，具有p集电极层、该p集电极层之上的n缓冲层、以及该n缓冲层之上的n漂移层，该n缓冲层具有：第1缓冲部分，其设置在该p集电极层侧；以及第2缓冲部分，其设置在该n漂移层侧，该第1缓冲部分的峰值杂质浓度比该第2缓冲部分的峰值杂质浓度高，该第2缓冲部分的该n漂移层侧的杂质浓度梯度比该第1缓冲部分的该n漂移层侧的杂质浓度梯度平缓。
-
公开(公告)号：CN109659252A
公开(公告)日：2019-04-19
申请号：CN201811155776.5
申请日：2018-09-30
Applicant: 三菱电机株式会社
IPC: H01L21/67 , H01L21/683
CPC classification number: H01L21/67132 , H01L21/6836 , H01L2221/68322 , H01L2221/68327
Abstract: 本发明的目的在于，提供能够将半导体芯片和载片带剥离而不在半导体芯片发生破裂及缺损等缺陷的技术。半导体拾取装置(500)具有：拾取台(100)，其隔着在半导体芯片(1)的下表面粘贴的载片带(2)而载置半导体芯片(1)；延展部(200)，其对载片带(2)进行保持，对载片带(2)进行拉伸；顶起针(3)，其能够从拾取台(100)的上表面凸出，隔着载片带(2)将半导体芯片(1)顶起；以及使顶起针(3)一边螺旋状地动作一边顶起的机构。
-
公开(公告)号：CN116956380A
公开(公告)日：2023-10-27
申请号：CN202310177839.1
申请日：2023-02-28
Applicant: 三菱电机株式会社
IPC: G06F30/12 , G06F30/20 , G06F111/20
Abstract: 本发明提供一种通过用户进行的坐标设定量少、计算负荷小的CAD上的构件自动配置方法。CAD上的构件自动配置方法具有构件条件取得工序、构件配置顺序取得工序、边界线取得工序、构件配置工序、边界线更新工序、第一重复工序、构件种类变更工序和第二重复工序。在构件条件取得工序中，取得针对构件的每个种类设定的、表示许可与构件相邻地配置的构件的种类的构件边界条件。在边界线取得工序中，取得针对配置区域的区域末端线和与X方向或者Y方向平行的边界线而设定的边界线边界条件。在构件配置工序中，将针对构件所设定的构件边界条件和针对在配置区域配置的边界线所设定的边界线边界条件进行比较，在一致时对构件进行配置。
-
Patent Agency Ranking
公开(公告)号：CN108431962A
公开(公告)日：2018-08-21
申请号：CN201580085524.8
申请日：2015-12-28
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
CPC classification number: H01L29/083 , H01L21/041 , H01L21/0455 , H01L21/2258 , H01L29/06 , H01L29/0638 , H01L29/12 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/739 , H01L29/7397 , H01L29/78 , H01L29/861 , H01L29/8611 , H01L29/868
Abstract: 具备：有源单元区域；边缘端接区域，其将该有源单元区域包围；以及中间区域，其处于这些区域的中间，该有源单元区域在上表面侧具有沟槽栅型的MOS构造，作为下表面侧的纵向构造，具有p集电极层、该p集电极层之上的n缓冲层、以及该n缓冲层之上的n漂移层，该n缓冲层具有：第1缓冲部分，其设置在该p集电极层侧；以及第2缓冲部分，其设置在该n漂移层侧，该第1缓冲部分的峰值杂质浓度比该第2缓冲部分的峰值杂质浓度高，该第2缓冲部分的该n漂移层侧的杂质浓度梯度比该第1缓冲部分的该n漂移层侧的杂质浓度梯度平缓。
-
公开(公告)号：CN112563248B
公开(公告)日：2024-11-08
申请号：CN202010994209.X
申请日：2020-09-21
Applicant: 三菱电机株式会社
Inventor： 野村典嗣
Abstract: 本发明涉及半导体装置及半导体元件的制造方法。抑制了在为了进行在半导体基板形成的半导体元件的电气特性的评价等对半导体元件施加了电压的情况下在半导体元件与元件间部之间发生局部放电，对异物附着于半导体基板、在半导体基板形成部件痕迹等进行抑制。半导体装置具有半导体基板以及放电抑制材料。半导体基板具有元件间部以及多个半导体元件。多个半导体元件在半导体基板的扩展方向排列。元件间部位于多个半导体元件所包含的相邻的半导体元件之间。放电抑制材料附着于元件间部的表面，但没有附着于多个半导体元件所包含的各半导体元件的中央部的表面。放电抑制材料由绝缘体构成。
-
公开(公告)号：CN118584278A
公开(公告)日：2024-09-03
申请号：CN202410207629.7
申请日：2024-02-26
Applicant: 三菱电机株式会社
Abstract: 涉及半导体试验装置以及半导体装置的制造方法。减少局部放电的产生，并且稳定地进行半导体装置的电特性的试验。半导体试验装置(101)包含工作台(10)、探针(20)、分离部(30)以及气体供给部(40)。探针(20)对在工作台保持的半导体装置(200)进行电输入输出。分离部(30)将在工作台(10)保持的半导体装置(200)的上方的空间分离为加压空间(50)和包含探针(20)的探针空间(60)。气体供给部(40)向加压空间(50)供给气体，对加压空间(50)进行加压。
-
公开(公告)号：CN103608896A
公开(公告)日：2014-02-26
申请号：CN201180071555.X
申请日：2011-06-10
Applicant: 三菱电机株式会社
IPC: H01L21/02 , H01L21/336 , H01L23/52 , H01L27/12 , H01L29/78
CPC classification number: H01L21/76254 , H01L21/26506 , H01L21/84
Abstract: 形成在硅衬底（3）上隔着硅氧化膜（4）而设置有硅层（5）的SOI衬底（6）。然后，在硅层（5）的表面形成多个半导体元件（8）。然后，在绝缘性衬底（10）的表面形成配线（11）。然后，使SOI衬底（6）和绝缘性衬底（10）贴合，以将多个半导体元件（8）和配线（11）连接。然后，向硅衬底（3）注入氢离子和惰性气体离子中的至少一种而形成脆化层（12）。然后，以脆化层（12）为边界将硅衬底（3）的一部分剥离。
-
公开(公告)号：CN119480688A
公开(公告)日：2025-02-18
申请号：CN202411056116.7
申请日：2024-08-02
Applicant: 三菱电机株式会社
Abstract: 目的在于提供一种技术，该技术在拾取从半导体晶片单片化的半导体装置时，能够抑制半导体晶片的碎片飞散而附着于半导体装置的表面这一情况。半导体制造装置具有：片材保持部，其保持具有基材(11)和粘结层(12)的片材(10)，该粘结层(12)设置于基材(11)的表面，粘贴半导体晶片(1)；以及粘结力降低部，其配置为能够对在片材保持部保持的片材(10)进行作用，使片材(10)的粘结层(12)的预先规定的区域的粘结力降低。粘结层(12)的预先规定的区域是粘贴有不作为半导体装置(2)起作用的半导体晶片的碎片(3)的区域。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.017 seconds)
