-
公开(公告)号：CN114883182A
公开(公告)日：2022-08-09
申请号：CN202210112145.5
申请日：2022-01-29
Applicant: 三菱电机株式会社
Inventor： 原田辰雄
IPC: H01L21/28 , H01L21/8234 , H01L29/423 , H01L27/088
Abstract: 目的在于得到能够抑制饱和电流的波动的半导体装置及其制造方法。本发明涉及的半导体装置具有：基板；第1导电型的漂移层，设置于该基板的上表面侧；第2导电型的基极层，设置于该漂移层的该上表面侧；该第1导电型的上部半导体层，设置于该基极层的上表面侧；第1电极，设置于该基板的该上表面，与该上部半导体层电连接；第2电极，设置于该基板的该背面；沟槽，从该基板的该上表面起将该上部半导体层和该基极层贯穿而延伸至该漂移层为止；以及栅极电极，设置于该沟槽的内部，该沟槽的内侧面具有第1面和设置于比该第1面更靠下方处的第2面，该第2面相对于该第1面而向该沟槽的内侧倾斜，该第1面与该第2面的交点设置于比该基极层更靠下方处。
-
公开(公告)号：CN113471277A
公开(公告)日：2021-10-01
申请号：CN202110320182.0
申请日：2021-03-25
Applicant: 三菱电机株式会社
IPC: H01L29/417 , H01L29/861
Abstract: 提供能抑制外部配线和半导体层之间的电阻，且抑制在外部配线连接时由于异物而在半导体层出现损伤的频率的半导体装置。根据一个方式，半导体装置具有：缓冲层，其设置于第2半导体层的表面之上，在俯视观察时具有至少1个开口；以及电极，其设置于第2半导体层及缓冲层的上侧，通过至少1个开口与第2半导体层接触，缓冲层的维氏硬度比电极的维氏硬度高，在将缓冲层的厚度设为s，将电极的厚度设为t，Wth＝2×(s×t‑s2)0.5的情况下，至少1个开口各自的宽度w满足w
-
公开(公告)号：CN111326510B
公开(公告)日：2023-08-25
申请号：CN201911288616.2
申请日：2019-12-12
Applicant: 三菱电机株式会社
Inventor： 原田辰雄
IPC: H01L27/082 , H01L29/739 , H01L29/06 , H01L29/423
Abstract: 抑制饱和电流而提高短路耐量。半导体装置具有：第2半导体层(24)，其形成于第1半导体层(20)的表层；第3半导体层(23)，其形成于第2半导体层的表层；第1沟槽(13)，其以贯通第2半导体层以及第3半导体层而到达第1半导体层的内部的方式形成；第2沟槽(17)，其以从第1半导体层的上表面贯通第3半导体层而到达第2半导体层的内部的方式形成；以及第4半导体层(25)，其与第2沟槽的底部接触地形成。
-
公开(公告)号：CN116207140A
公开(公告)日：2023-06-02
申请号：CN202211490554.5
申请日：2022-11-25
Applicant: 三菱电机株式会社
Inventor： 原田辰雄
IPC: H01L29/423 , H01L29/739 , H01L27/07
Abstract: 得到不会导致耐压降低且能够抑制电容特性的增加的半导体装置及电力变换装置。载流子积蓄层(7)的峰值浓度大于或等于1.0E16/cm3，沟槽(2)的底部位于载流子积蓄层(7)之中，将沟槽(2)的底部的深度处的载流子积蓄层(7)的浓度除以漂移层(6)的浓度所得到的结果作为浓度比率，沟槽(2)的底部的深度是浓度比率大于1而小于或等于10的位置。
-
公开(公告)号：CN103608896A
公开(公告)日：2014-02-26
申请号：CN201180071555.X
申请日：2011-06-10
Applicant: 三菱电机株式会社
IPC: H01L21/02 , H01L21/336 , H01L23/52 , H01L27/12 , H01L29/78
CPC classification number: H01L21/76254 , H01L21/26506 , H01L21/84
Abstract: 形成在硅衬底（3）上隔着硅氧化膜（4）而设置有硅层（5）的SOI衬底（6）。然后，在硅层（5）的表面形成多个半导体元件（8）。然后，在绝缘性衬底（10）的表面形成配线（11）。然后，使SOI衬底（6）和绝缘性衬底（10）贴合，以将多个半导体元件（8）和配线（11）连接。然后，向硅衬底（3）注入氢离子和惰性气体离子中的至少一种而形成脆化层（12）。然后，以脆化层（12）为边界将硅衬底（3）的一部分剥离。
-
Patent Agency Ranking
公开(公告)号：CN118352386A
公开(公告)日：2024-07-16
申请号：CN202410023699.7
申请日：2024-01-08
Applicant: 三菱电机株式会社
Inventor： 原田辰雄
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供能够在抑制特性劣化的同时抑制Cgc/Cge变小的半导体装置。在沟槽栅型的半导体装置设置有有源区域(B)和间隔区域(C)，有源区域(B)是与沟槽(12)邻接且设置有n+型发射极层(23)的区域，沟间隔区域(C)是与槽(12)邻接且未设置有n+型发射极层(23)的区域。在有源区域(B)作为载流子存储层而设置有第一n型载流子存储层(26)。在间隔区域(C)作为载流子存储层而设置有杂质浓度比第一n型载流子存储层(26)低的第二n型载流子存储层(26A)。间隔区域(C)的p+型接触层(24)具有与发射极电极(10)接触的部位。
-
公开(公告)号：CN111326510A
公开(公告)日：2020-06-23
申请号：CN201911288616.2
申请日：2019-12-12
Applicant: 三菱电机株式会社
Inventor： 原田辰雄
IPC: H01L27/082 , H01L29/739 , H01L29/06 , H01L29/423
Abstract: 抑制饱和电流而提高短路耐量。半导体装置具有：第2半导体层(24)，其形成于第1半导体层(20)的表层；第3半导体层(23)，其形成于第2半导体层的表层；第1沟槽(13)，其以贯通第2半导体层以及第3半导体层而到达第1半导体层的内部的方式形成；第2沟槽(17)，其以从第1半导体层的上表面贯通第3半导体层而到达第2半导体层的内部的方式形成；以及第4半导体层(25)，其与第2沟槽的底部接触地形成。
-
公开(公告)号：CN108431962A
公开(公告)日：2018-08-21
申请号：CN201580085524.8
申请日：2015-12-28
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
CPC classification number: H01L29/083 , H01L21/041 , H01L21/0455 , H01L21/2258 , H01L29/06 , H01L29/0638 , H01L29/12 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/739 , H01L29/7397 , H01L29/78 , H01L29/861 , H01L29/8611 , H01L29/868
Abstract: 具备：有源单元区域；边缘端接区域，其将该有源单元区域包围；以及中间区域，其处于这些区域的中间，该有源单元区域在上表面侧具有沟槽栅型的MOS构造，作为下表面侧的纵向构造，具有p集电极层、该p集电极层之上的n缓冲层、以及该n缓冲层之上的n漂移层，该n缓冲层具有：第1缓冲部分，其设置在该p集电极层侧；以及第2缓冲部分，其设置在该n漂移层侧，该第1缓冲部分的峰值杂质浓度比该第2缓冲部分的峰值杂质浓度高，该第2缓冲部分的该n漂移层侧的杂质浓度梯度比该第1缓冲部分的该n漂移层侧的杂质浓度梯度平缓。
-
公开(公告)号：CN119730265A
公开(公告)日：2025-03-28
申请号：CN202411255034.5
申请日：2024-09-09
Applicant: 三菱电机株式会社
IPC: H10D12/00 , H10D64/27 , H03K17/687
Abstract: 本发明的目的在于提供能够减少瞬态导通期间的能量损失的技术。半导体装置具备第一晶体管、第二晶体管以及控制部。控制部在第一晶体管进入瞬态截止状态之前对第二栅极施加比第一截止电压低的第二截止电压，在第一晶体管进入瞬态导通状态之前导通第二晶体管，并且在第一晶体管导通之后对第二栅极施加第一截止电压而截止第二晶体管。
-
公开(公告)号：CN113471277B
公开(公告)日：2024-09-17
申请号：CN202110320182.0
申请日：2021-03-25
Applicant: 三菱电机株式会社
IPC: H01L29/417 , H01L29/861
Abstract: 提供能抑制外部配线和半导体层之间的电阻，且抑制在外部配线连接时由于异物而在半导体层出现损伤的频率的半导体装置。根据一个方式，半导体装置具有：缓冲层，其设置于第2半导体层的表面之上，在俯视观察时具有至少1个开口；以及电极，其设置于第2半导体层及缓冲层的上侧，通过至少1个开口与第2半导体层接触，缓冲层的维氏硬度比电极的维氏硬度高，在将缓冲层的厚度设为s，将电极的厚度设为t，Wth＝2×(s×t‑s2)0.5的情况下，至少1个开口各自的宽度w满足w
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.02 seconds)
