-
公开(公告)号：CN108475703A
公开(公告)日：2018-08-31
申请号：CN201680077297.9
申请日：2016-01-05
Applicant: 三菱电机株式会社
IPC: H01L29/872
CPC classification number: H01L29/872
Abstract: 碳化硅衬底(50)设置有第1面(S1)和与第1面(S1)相反的第2面(S2)，该碳化硅衬底具有n型区域(10)和p型区域(20)，该n型区域(10)将第1面(S1)和第2面(S2)连接，该p型区域(20)与n型区域(10)接触，将第1面(S1)和第2面(S2)连接。第1阳极电极(32)在第1面(S1)之上与n型区域(10)肖特基接合。第1阴极电极(31)在第2面(S2)之上与n型区域(10)欧姆接合。第2阳极电极(41)在第1面(S1)之上与p型区域(20)欧姆接合。第2阴极电极(42)在第2面(S2)之上与p型区域(20)肖特基接合。
-
公开(公告)号：CN105023941A
公开(公告)日：2015-11-04
申请号：CN201510217654.4
申请日：2015-04-30
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L29/872
CPC classification number: H01L29/1608 , H01L21/0495 , H01L29/0611 , H01L29/0619 , H01L29/401 , H01L29/402 , H01L29/47 , H01L29/6606 , H01L29/872
Abstract: 本发明提供能够使切换时产生的电场集中缓和的碳化硅半导体装置。碳化硅半导体装置具备：第一导电型的碳化硅半导体层；场绝缘膜，其形成于碳化硅半导体层的表面上；肖特基电极，其在碳化硅半导体层的表面上形成为比场绝缘膜靠内周侧，并且形成为攀升至场绝缘膜；表面电极，其将肖特基电极覆盖，越过肖特基电极的外周端而在场绝缘膜上延伸；以及第二导电型的终端阱区域，其在碳化硅半导体层内的上部形成为与肖特基电极的一部分相接，在碳化硅半导体层内比表面电极的外周端向外周侧延伸，表面电极的外周端存在于比终端阱区域的外周端向内侧大于或等于15μm处。
-
公开(公告)号：CN109417019A
公开(公告)日：2019-03-01
申请号：CN201680087344.8
申请日：2016-07-04
Applicant: 三菱电机株式会社
Abstract: 在晶片工艺中，在晶片(W1)以及监视晶片(W2)同时以相同的生长条件分别形成多晶硅膜(P1、P2)。对在监视晶片(W2)形成的多晶硅膜(P2)的膜厚和磷浓度的至少一者进行测定而得到测定值。基于测定值而选择多个掩模图案(A、B、C)中的1个，使用所选择的掩模图案对在晶片(W1)形成的多晶硅膜(P1)进行蚀刻而形成多晶硅电阻(5)。
-
公开(公告)号：CN100459159C
公开(公告)日：2009-02-04
申请号：CN200510054479.8
申请日：2005-03-08
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/739
CPC classification number: H01L29/66348 , H01L29/0834 , H01L29/1095 , H01L29/7397
Abstract: 提供一种在CSTBT中能够控制栅极电容和短路电流且抑制了阈值电压偏离的绝缘栅型半导体器件。作为在P基极区域(104)和半导体衬底(103)之间形成、并且具有比半导体衬底(103)的杂质浓度高的载流子存储层(113)的CSTBT，其栅电极(110)周边部分的P基极区域(104)部具有沟道功能，在载流子存储层(113)中，设沟道正下方的载流子存储层区域(113a)的杂质浓度为ND1、沟道正下方之外的载流子存储层区域(113b)的杂质浓度为ND2时，ND1＜ND2。
-
公开(公告)号：CN109417019B
公开(公告)日：2023-12-05
申请号：CN201680087344.8
申请日：2016-07-04
Applicant: 三菱电机株式会社
Abstract: 在晶片工艺中，在晶片(W1)以及监视晶片(W2)同时以相同的生长条件分别形成多晶硅膜(P1、P2)。对在监视晶片(W2)形成的多晶硅膜(P2)的膜厚和磷浓度的至少一者进行测定而得到测定值。基于测定值而选择多个掩模图案(A、B、C)中的1个，使用所选择的掩模图案对在晶片(W1)形成的多晶硅膜(P1)进行蚀刻而形成多晶硅电阻(5)。
-
Patent Agency Ranking
公开(公告)号：CN116072610A
公开(公告)日：2023-05-05
申请号：CN202211302602.3
申请日：2022-10-24
Applicant: 三菱电机株式会社
Inventor： 田所千广
IPC: H01L21/78
Abstract: 本发明涉及碳化硅半导体装置的制造方法及碳化硅半导体芯片。提供能够对接合材料向芯片侧面的攀升进行抑制，由此能够对生产率降低进行抑制的碳化硅半导体装置的制造方法。在碳化硅半导体装置的制造方法中，准备半导体晶片，在半导体晶片形成半导体元件，在半导体晶片的一个主面形成在底部具有圆角的沟槽，在底部具有圆角的沟槽的位置处进行切割而将半导体元件单片化。
-
公开(公告)号：CN105023941B
公开(公告)日：2018-11-02
申请号：CN201510217654.4
申请日：2015-04-30
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L29/872
Abstract: 本发明提供能够使切换时产生的电场集中缓和的碳化硅半导体装置。碳化硅半导体装置具备：第一导电型的碳化硅半导体层；场绝缘膜，其形成于碳化硅半导体层的表面上；肖特基电极，其在碳化硅半导体层的表面上形成为比场绝缘膜靠内周侧，并且形成为攀升至场绝缘膜；表面电极，其将肖特基电极覆盖，越过肖特基电极的外周端而在场绝缘膜上延伸；以及第二导电型的终端阱区域，其在碳化硅半导体层内的上部形成为与肖特基电极的一部分相接，在碳化硅半导体层内比表面电极的外周端向外周侧延伸，表面电极的外周端存在于比终端阱区域的外周端向内侧大于或等于15μm处。
-
公开(公告)号：CN117133725A
公开(公告)日：2023-11-28
申请号：CN202310569306.8
申请日：2023-05-19
Applicant: 三菱电机株式会社
Abstract: 涉及半导体装置及其制造方法。目的是提供能够在半导体装置中提高耐湿性且提高功率循环耐量的技术。半导体装置具有：半导体基板(1)，具有上表面和与上表面相反侧的面即下表面，在半导体基板规定了电流流过的有效区域(2)和以将有效区域(2)的外周侧包围的方式形成的末端区域(7)；氧化膜(4)，设置为与末端区域(7)的上表面相接而覆盖上表面；有机绝缘膜(6)，包含绝缘性材料，设置为覆盖氧化膜(4)的除周缘部以外的部分；以及在氧化膜(4)的被有机绝缘膜(6)覆盖的部分处向下方凹陷的槽(8)或向上方凸出的隆起(10)中的至少一者，槽(8)的宽度具有朝向上方变小的部分，隆起(10)的宽度具有朝向上方变大的部分。
-
公开(公告)号：CN108475703B
公开(公告)日：2021-05-18
申请号：CN201680077297.9
申请日：2016-01-05
Applicant: 三菱电机株式会社
IPC: H01L29/872
Abstract: 碳化硅衬底(50)设置有第1面(S1)和与第1面(S1)相反的第2面(S2)，该碳化硅衬底具有n型区域(10)和p型区域(20)，该n型区域(10)将第1面(S1)和第2面(S2)连接，该p型区域(20)与n型区域(10)接触，将第1面(S1)和第2面(S2)连接。第1阳极电极(32)在第1面(S1)之上与n型区域(10)肖特基接合。第1阴极电极(31)在第2面(S2)之上与n型区域(10)欧姆接合。第2阳极电极(41)在第1面(S1)之上与p型区域(20)欧姆接合。第2阴极电极(42)在第2面(S2)之上与p型区域(20)肖特基接合。
-
公开(公告)号：CN101236964B
公开(公告)日：2011-04-27
申请号：CN200710162904.4
申请日：2007-09-27
Applicant: 三菱电机株式会社
CPC classification number: H01L27/0761 , H01L27/0727 , H01L2224/0603 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2924/1305 , H01L2924/13055 , H01L2924/00014 , H01L2924/00
Abstract: 本发明的半导体装置(50)具有晶体管(T)、二极管(D1)、二极管(D2)。晶体管(T)的集电极(C)与二极管(D1)的阴极(K1)电连接。晶体管(T)的集电极(C)与二极管(D2)的阴极(K2)电连接，并且，晶体管(T)的发射极(E)与二极管(D2)的阳极(A2)电连接。二极管(D1)与二极管(D2)形成在同一衬底上。由此，可以谋求小型化以及减少制造步骤。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.019 seconds)
