公开(公告)号：CN107785328A

公开(公告)日：2018-03-09

申请号：CN201710738854.3

申请日：2017-08-24

申请人： 恩智浦美国有限公司

发明人： 帕斯卡尔·佩罗 ,  奥利维耶·朗贝 ,  赛·苏尼尔·曼加卡

IPC分类号： H01L23/28 ,  H01L25/16

CPC分类号： H01L23/66 ,  H01L23/642 ,  H01L24/49 ,  H01L2223/6611 ,  H01L2223/6655 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2924/1304 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/30111 ,  H03F1/0205 ,  H03F1/565 ,  H03F3/195 ,  H03F3/604 ,  H03F2200/222 ,  H03F2200/267 ,  H03F2200/451 ,  H01L2224/45099 ,  H01L23/28 ,  H01L25/16

摘要： 本发明提供一种用于具有谐波控制的封装装置的系统和方法。在一个实施例中，装置包括衬底和耦合到所述衬底的晶体管管芯。所述晶体管管芯包括多个晶体管单元。所述多个晶体管单元中的每个晶体管单元包括控制(例如，栅极)端。所述装置包括耦合到所述衬底的第二管芯。所述第二管芯包括耦合在所述多个晶体管单元的所述控制端与接地参考节点之间的多个个别并联电容器。所述并联电容器中的至少两个并联电容器的电容值明显不同。

公开(公告)号：CN103517548B

公开(公告)日：2018-03-06

申请号：CN201310232621.8

申请日：2013-06-13

申请人： 新光电气工业株式会社

发明人： 本藤吉昭 ,  竹内浩文

IPC分类号： H05K1/02 ,  H05K3/46

CPC分类号： H01L23/49827 ,  H01L21/4857 ,  H01L23/145 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/5383 ,  H01L23/642 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H05K1/0271 ,  H05K3/4602 ,  H05K3/4673 ,  H05K2201/0195 ,  H05K2201/029 ,  H01L2924/00

摘要： 本发明提供布线基板及其制造方法，即使减薄了核心基板，也能够防止扭曲或翘曲的发生。作为解决手段，布线基板包含：具有第1布线层（20）的核心基板（10）；层间绝缘层（40），其由形成在核心基板（10）上的含有纤维增强材料的树脂层（30）以及形成在含有纤维增强材料的树脂层（30）上的底层（32）形成，并具有到达第1布线层（20）的过孔（VH1）；以及第2布线层（22），其形成在底层（32）上，经由过孔（VH1）与第1布线层（20）连接。

公开(公告)号：CN107393909A

公开(公告)日：2017-11-24

申请号：CN201710612407.3

申请日：2017-07-25

申请人： 睿力集成电路有限公司

发明人： 不公告发明人

IPC分类号： H01L23/64 ,  H01L27/108

CPC分类号： H01L23/642 ,  H01L27/10805

摘要： 本发明提供一种双面电容器及其制造方法，所述双面电容器包括：半导体衬底，形成有多个内存数组结构中焊盘；双面电容器阵列，形成于所述第一焊盘上，所述双面电容器包括双U型的第一导电层及第二导电层、电容介质以及第三导电层。本发明以多重图案方法以及边界工艺强化的支撑架结构，制造出六方阵列排布的双U型下电极的双面电容器，具有较大的高度与宽度比，可有效提高单位面积下的电容值。

公开(公告)号：CN107359153A

公开(公告)日：2017-11-17

申请号：CN201710555249.2

申请日：2017-07-10

申请人： 宏衍微电子(大连)有限公司

发明人： 高在洪

IPC分类号： H01L23/64

CPC分类号： H01L23/642 ,  H01L28/40

摘要： 本发明涉及具有沟槽结构的高容量硅电容器的制造方法，属于电容器技术领域。主要技术方案如下：形成沟槽结构；修复沟槽结构粗糙表面；沟槽绝缘层；叠层电极层和介电层；蚀刻电极层和介电层；形成保护层和连接通道；形成外部端子。本发明采用连续叠层的方法形成电极层和介电层，然后连续进行蚀刻，可以防止叠层蚀刻的损伤。采用十字型的沟槽结构，可以防止硅柱子倒下；另外，采用本发明的方法形成硅电容器时只需要一次过孔操作，节约了操作成本。

公开(公告)号：CN107305884A

公开(公告)日：2017-10-31

申请号：CN201710277193.9

申请日：2017-04-25

申请人： 莱尔德电子材料(深圳)有限公司

发明人： M·霍拉米 ,  P·F·狄克逊 ,  G·W·赖恩

IPC分类号： H01L23/552 ,  H05K9/00

CPC分类号： H05K1/0216 ,  H01L23/3114 ,  H01L23/552 ,  H01L23/64 ,  H01L23/642 ,  H01L23/645 ,  H01L24/48 ,  H01L24/85 ,  H01L2924/141 ,  H01L2924/1615 ,  H01L2924/16251 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/19107 ,  H05K1/0233 ,  H05K1/18 ,  H05K3/30 ,  H05K9/0003 ,  H05K9/0028 ,  H05K2201/0707 ,  H05K2201/10015 ,  H05K2201/1003 ,  H05K2201/10371 ,  H05K2201/2018 ,  H05K9/00

摘要： 根据各方面，公开了具有虚拟接地能力的板级屏蔽件的示例性实施方式。在示例性实施方式中，板级屏蔽件包括被配置为可操作用于将板级屏蔽件虚拟地连接至接地平面或屏蔽表面的一个或更多个谐振器。还公开了与制造具有虚拟接地能力的板级屏蔽件有关的方法的示例性实施方式。另外，公开了与利用具有虚拟接地能力的板级屏蔽件为基板上的一个或更多个部件提供屏蔽有关的方法的示例性实施方式。还公开了与制造系统级封装(SiP)或系统级芯片(SoC)屏蔽模块有关的方法以及与为SiP或SoC模块的一个或更多个部件提供屏蔽有关的方法的示例性实施方式。

公开(公告)号：CN107275315A

公开(公告)日：2017-10-20

申请号：CN201710390074.4

申请日：2017-05-27

申请人： 厦门市三安集成电路有限公司

发明人： 王勇

IPC分类号： H01L23/64 ,  H01L21/02

CPC分类号： H01L23/642 ,  H01L28/65 ,  H01L28/75 ,  H01L28/90

摘要： 本发明公开了一种化合物半导体背金电容的结构及其制作方法，将MIM电容制作于基底贯穿正面和背面的散热连接口之内，第一电极板、介质层和第二电极板依次层叠且分别沿所述散热连接口内壁延伸以覆盖所述散热连接口的底面和侧面并延伸至覆盖所述散热连接口周边所述基底的背面，其中第一电极板于所述散热连接口底面与所述金属连线层物理接触，第二电极板接地。本发明将MIM电容融合于晶片固有的结构中，在增大电容量的同时显著的减小了其在集成电路中所占的面积，实现了器件小型化；并借由特殊的MIM结构实现了散热，无需另外设置散热柱，简化了结构。

公开(公告)号：CN107086212A

公开(公告)日：2017-08-22

申请号：CN201710073528.5

申请日：2017-02-10

申请人： 商升特公司

发明人： S.金努萨米 ,  W.H.陈 ,  J.N.S.雷耶斯

IPC分类号： H01L23/495 ,  H01L23/522 ,  H01L21/50

CPC分类号： H01L23/66 ,  H01L21/4846 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/56 ,  H01L21/561 ,  H01L23/295 ,  H01L23/3121 ,  H01L23/498 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49844 ,  H01L23/642 ,  H01L23/645 ,  H01L23/647 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/97 ,  H01L2223/6661 ,  H01L2223/6677 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/4811 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/49052 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/15313 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2224/45099 ,  H01L23/49575 ,  H01L21/50 ,  H01L23/49582 ,  H01L23/5227

摘要： 本发明涉及具有集成无源部件的引线框架上的半导体器件。一种半导体器件包括衬底和在衬底的第一表面上方形成的第一导电层。第一导电层被图案化成第一无源电路元件的第一部分。第一导电层被图案化为包括第一线圈部分。在衬底的第二表面上方形成第二导电层。第二导电层被图案化成第一无源电路元件的第二部分。第二导电层被图案化为包括呈现与第一线圈部分的互感的第二线圈部分。穿过衬底形成的导电通孔耦合在第一导电层和第二导电层之间。半导体部件设置在衬底上方，并且电耦合到第一无源电源元件。在半导体部件和衬底上方沉积密封剂。将衬底安装到印刷电路板。

公开(公告)号：CN104081522B

公开(公告)日：2017-08-22

申请号：CN201380006969.3

申请日：2013-01-24

申请人： 美光科技公司

发明人： 蒂莫西·M·霍利斯

IPC分类号： H01L23/64 ,  H01L23/48 ,  H01L23/12

CPC分类号： H03K3/013 ,  H01G4/228 ,  H01G4/33 ,  H01G4/38 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/642 ,  H01L27/10852 ,  H01L28/40 ,  H01L2924/0002 ,  H05K7/00 ,  H01L2924/00012 ,  H01L2924/00

摘要： 本发明揭示在多芯片模块中为电力供应电压提供电容的设备、多芯片模块、电容芯片及方法。在实例性多芯片模块中，信号分布组件可经配置以提供电力供应电压。电容芯片可耦合到所述信号分布组件且包含多个电容单元。所述电容芯片可经配置以为所述电力供应电压提供电容。所述多个电容单元可由存储器单元电容器形成。

公开(公告)号：CN107078168A

公开(公告)日：2017-08-18

申请号：CN201580060054.X

申请日：2015-11-06

申请人： 德克萨斯仪器股份有限公司

发明人： J·A·韦斯特 ,  T·D·博尼菲尔德 ,  B·L·威廉姆斯

IPC分类号： H01L29/94 ,  H05K1/16

CPC分类号： H01L28/60 ,  H01L23/5223 ,  H01L23/552 ,  H01L23/642 ,  H01L28/40

摘要： 在所描述的高电压集成电路电容器的示例中，电容器结构(1000)包括半导体衬底(1010)；底板(1020)，其具有覆盖半导体衬底的导电层；沉积的电容器电介质层(1030)，其覆盖底板(1020)的至少一部分并且在第一区中具有大于约6μm的第一厚度；倾斜过渡区(1045)，其位于所述第一区的边缘处的电容器电介质中，倾斜过渡区具有从水平面倾斜大于5度的上表面，并且从第一区延伸到具有低于所述第一厚度的第二厚度的电容器电介质层的第二区；以及形成的顶板导体(1040)，其在第一区中覆盖电容器电介质层的至少一部分。

公开(公告)号：CN107039393A

公开(公告)日：2017-08-11

申请号：CN201611153554.0

申请日：2016-12-14

申请人： 瑞萨电子株式会社

发明人： 仮屋崎修一

IPC分类号： H01L23/498 ,  H01L23/66

CPC分类号： H01L23/642 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/5222 ,  H01L23/5383 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2223/6661 ,  H01L2224/16227 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/30111 ,  H05K1/0231 ,  H05K1/181 ,  H05K2201/10378 ,  H01L2223/6616 ,  H01L2223/6655

摘要： 一种半导体器件，其具有增强的性能。半导体器件具有高速传输路径，该高速传输路径包括：第一耦合部，用于使半导体芯片与中介层电耦合；第二耦合部，用于使中介层与布线衬底耦合；以及外部端子，该外部端子形成在布线衬底的底面上。高速传输路径包括：第一传输部，该第一传输部位于中介层中以使第一和第二耦合部电耦合；以及第二传输部，该第二传输部位于布线衬底中以使第二耦合部与外部端子电耦合。高速传输路径与校正电路耦合，其中一个边缘与位于第二传输部中途的分支部耦合，并且另一个边缘与电容元件耦合，并且电容元件形成在中介层中。