多层印刷配线基板及其制造方法

    公开(公告)号:CN108353510A

    公开(公告)日:2018-07-31

    申请号:CN201680066089.9

    申请日:2016-11-10

    Inventor: 松本广

    Abstract: 提供即使使用半加成方法也能够抑制配线层中的高频信号的传送延迟、且具有线宽值符合设计的配线层的多层印刷配线基板及其制造方法。本实施方式所涉及的印刷配线基板(101)具有:芯基材,其通过在绝缘基板(1)的上方按顺序对第一配线层(2)和第一绝缘层(3)进行层叠而成;以及积层,其通过在上述芯基材的上方按顺序对第二配线层(12)和第二绝缘层(15)进行层叠而成,在第二配线层(12)与第一绝缘层(2)之间形成有底漆层(4),第二配线层(12)的下表面的至少一部分与底漆层(4)接触,在第二配线层(12)的上表面以及侧面按顺序形成有镀锡层(13)以及硅烷偶联剂层(14)。

    电路板及其制作方法
    10.
    发明授权

    公开(公告)号:CN103687339B

    公开(公告)日:2017-03-01

    申请号:CN201210363035.2

    申请日:2012-09-26

    Inventor: 胡文宏

    Abstract: 一种电路板的制作方法,包括步骤:提供核心基板,核心基板包括第一介电层;在核心基板内形成至少一个第一盲孔,第一盲孔并不贯穿第一介电层;在第一盲孔内形成第一导电金属材料,并在第一介电层的相对两个表面分别形成第一导电线路层及第二导电线路层;在第二导电线路层表面压合形成第二介电层;在第二介电层及第一介电层内形成与第一盲孔底部对应连通的第二盲孔;以及在第二盲孔内形成第二导电金属材料,所述第二导电金属材料与第一导电金属材料相互接触并电导通,并在第二介电层的表面形成第三导电线路层,第一导电线路层通过第一导电金属材料及第二导电金属材料与第三导电线路层相互电导通。本发明还提供一种电路板。

Patent Agency Ranking