-
公开(公告)号：CN102456392A
公开(公告)日：2012-05-16
申请号：CN201110311684.3
申请日：2011-10-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/222
Abstract: 一种存储器器件，提供了存储器器件和时钟偏移发生器，支持至少两个读取操作和写入操作，在存储器器件的读取-读取操作模式、读取-写入操作模式，写入-写入操作模式中，该至少两个读取操作和写入操作可以同时进行。在同时产生的沿会造成有害负载的操作模式中，时钟偏移发生器产生至少两个稳定和平衡的时钟信道，该时钟信道装载了至少两个时钟信号，并且，该时钟偏移发生器改变了时钟信号沿的相对时序，使得该沿及时位移。
-
公开(公告)号：CN101740116A
公开(公告)日：2010-06-16
申请号：CN200910140788.5
申请日：2009-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/419
CPC classification number: G11C11/412
Abstract: 本发明揭露一种静态随机存取内存(static？random？access？memory，SRAM)单元，包含一对交错耦合反向器，含有第一储存节点，以及第一N型金属氧化物半导体晶体管，含有栅极，第一与第二源/漏极，分别与第一储存节点，读入字符线(read？word-line，RWL)以及第一读入位线(read？bit-line，RBL)相连，读入字符线以及第一读入位线在进行读取动作时被启动，而在进行写入动作时不被启动。
-
公开(公告)号：CN101587741A
公开(公告)日：2009-11-25
申请号：CN200910134149.8
申请日：2009-04-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/18 , G11C11/413
Abstract: 一种字线追踪系统，包括行空白的存储器单元、自我时序产生器、电压至电流转换器、电流至电压转换器与线。空白的存储器单元行与一行或多行普通的存储器单元具有大体相同的结构，并包括具有相对的第一末端与第二末端的空白字线，其中第一末端耦接至空白字线驱动器。自我时序产生器用以接收时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号同步的脉冲信号，以及具有第一端点用以接收反馈信号并用以决定脉冲信号的下降沿。电压至电流转换器耦接至第二末端。电流至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电流至电压转换器。本发明可有效解决现有技术存在的问题，在字线的远端仍可维持适当的脉冲宽度，不会最后造成功能失效。
-
公开(公告)号：CN101290793A
公开(公告)日：2008-10-22
申请号：CN200710148087.7
申请日：2007-09-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/065
Abstract: 本发明提供一种半导体装置，包括耦合至一输入的一第一读出放大器，其用于产生一第一输出；耦合至输入的一第二读出放大器，其用于产生一第二输出；以及耦合至输入的一第三读出放大器，其用于产生一第三输出，其中根据第一、第二、及第三输出的逻辑状态的结合，而产生放大输入的一第四输出。
-
公开(公告)号：CN113314163B
公开(公告)日：2024-04-05
申请号：CN202110215393.8
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 电荷共享方案用于减轻单元电流的变化，以便为CIM计算获得更高的精度。在一些实施例中，电容器与每个SRAM单元相关联，并且与列中的所有SRAM单元相关联的电容器包括来平均化RBL电流。在一些实施例中，与CIM器件中的RBL相关联的存储器单元包括：存储元件，适于存储权重；第一开关器件，连接至存储元件并适于受输入信号控制，并生成具有指示输入信号与所存储权重的乘积的幅度。存储器单元还包括电容器，电容器适于接收乘积信号并存储与对应于乘积信号的幅度的电荷量。存储器单元还包括第二开关器件，第二开关器件适于将电容器上的电荷转移至RBL。本发明的实施例还涉及存储器器件、计算器件以及计算方法。
-
Patent Agency Ranking
公开(公告)号：CN113190071B
公开(公告)日：2022-10-18
申请号：CN202110126509.0
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。
-
公开(公告)号：CN114974352A
公开(公告)日：2022-08-30
申请号：CN202110944807.0
申请日：2021-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C7/06 , G11C7/10
Abstract: 一种记忆体装置及其操作该记忆体装置的方法，记忆体装置包括多个记忆体阵列和控制器其具有多个缓冲器，这些缓冲器包括连接到第一记忆体阵列的第一缓冲器和连接到第二记忆体阵列的第二缓冲器，第一和第二记忆体阵列设置在控制器的相对两侧。记忆体装置可包括第一导线，在第一方向上延伸且连接到第一缓冲器；第二导线，在第一方向上延伸且连接到第二缓冲器；以及第三导线，连接到第一导线和第二导线，且电性连接到控制器，而第一导线和第二导线有基本上相同的长度。
-
公开(公告)号：CN114927531A
公开(公告)日：2022-08-19
申请号：CN202210111660.1
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/118
Abstract: 本发明的实施例公开了组合电路、集成电路及其制造方法。诸如集成电路器件的电路器件由包括两个或更多个级联晶体管以及布置在级联晶体管上方的一个或多个金属层的组合电路构成。级联晶体管包括多个内部节点(例如，公共源极/漏极区)。多个内部节点不连接到一个或多个金属层中的公共金属带(相同的金属带)。内部节点和公共金属带之间不存在连接，可以减少或消除内部节点上的负载。级联晶体管中的晶体管彼此独立。
-
公开(公告)号：CN110728999B
公开(公告)日：2022-03-11
申请号：CN201910639796.8
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 由存储器单元形成的锁存器包括配置为接收时钟信号的时钟输入端子、互补第一和第二数据端子以及锁存电路。锁存电路具有第一反相器和第二反相器。第一反相器具有耦合到第一数据端子的输入端子，并且第二反相器具有耦合到第二数据端子的输入端子。第一传输门晶体管耦合在第二反相器的输出端子和第一数据端子之间，并且第二传输门晶体管耦合在第一反相器的输出端子和第二数据端子之间。第一传输门晶体管和第二传输门晶体管的每个都具有耦合到时钟输入端子的栅极端子。第一反相器的输入端子不直接连接到第二反相器的输出端子，并且第二反相器的输入端子不直接连接到第一反相器的输出端子。本发明的实施例还涉及电路、集成电路和形成锁存电路的方法。
-
公开(公告)号：CN109215702B
公开(公告)日：2021-08-24
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.036 seconds)
