公开(公告)号：CN101290793A

公开(公告)日：2008-10-22

申请号：CN200710148087.7

申请日：2007-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉维 ,  郑宏正 ,  李政宏 ,  廖宏仁

IPC: G11C7/06 ,  H03F3/45

CPC classification number: G11C7/065

Abstract: 本发明提供一种半导体装置，包括耦合至一输入的一第一读出放大器，其用于产生一第一输出；耦合至输入的一第二读出放大器，其用于产生一第二输出；以及耦合至输入的一第三读出放大器，其用于产生一第三输出，其中根据第一、第二、及第三输出的逻辑状态的结合，而产生放大输入的一第四输出。

公开(公告)号：CN101339804A

公开(公告)日：2009-01-07

申请号：CN200710166696.5

申请日：2007-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉维 ,  李政宏 ,  廖宏仁 ,  许夫杰

IPC: G11C11/413

CPC classification number: G11C11/418 ,  G11C8/08

Abstract: 集成电路、静态随机存取存储电路与存储器电路控制方法。提供一种双阶段字线脉冲的电路与方法，用以改善SRAM存储器存取周期的操作容限。提供第一与第二时序电路以及字线电压抑制电路，用以根据第一与第二时序电路在字线脉冲的第一阶段减少使能字线上的电压，并且在字线脉冲的第二阶段允许使能字线上的电压上升至未被抑制的电压。第一与第二时序电路观察字线上电压的放电，并且当位线放电至通过特定临界值时提供控制信号使能，这些信号控制电压抑制电路，因此可改进SRAM的操作容限。本说明书将提供使用双接段字线脉冲操作SRAM的方法与电路。本发明能同时改进SRAM的读取与写入周期的容限。

公开(公告)号：CN101290793B

公开(公告)日：2011-05-18

申请号：CN200710148087.7

申请日：2007-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉维 ,  郑宏正 ,  李政宏 ,  廖宏仁

IPC: G11C7/06 ,  H03F3/45

CPC classification number: G11C7/065

Abstract: 本发明提供一种半导体装置，包括耦合至一输入的一第一读出放大器，其用于产生一第一输出；耦合至输入的一第二读出放大器，其用于产生一第二输出；以及耦合至输入的一第三读出放大器，其用于产生一第三输出，其中根据第一、第二、及第三输出的逻辑状态的结合，而产生放大输入的一第四输出。

公开(公告)号：CN101339804B

公开(公告)日：2010-06-02

申请号：CN200710166696.5

申请日：2007-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉维 ,  李政宏 ,  廖宏仁 ,  许夫杰

IPC: G11C11/413

CPC classification number: G11C11/418 ,  G11C8/08

Abstract: 集成电路、静态随机存取存储电路与存储器电路控制方法。提供一种双阶段字线脉冲的电路与方法，用以改善SRAM存储器存取周期的操作容限。提供第一与第二时序电路以及字线电压抑制电路，用以根据第一与第二时序电路在字线脉冲的第一阶段减少使能字线上的电压，并且在字线脉冲的第二阶段允许使能字线上的电压上升至未被抑制的电压。第一与第二时序电路观察字线上电压的放电，并且当位线放电至通过特定临界值时提供控制信号使能，这些信号控制电压抑制电路，因此可改进SRAM的操作容限。本说明书将提供使用双接段字线脉冲操作SRAM的方法与电路。本发明能同时改进SRAM的读取与写入周期的容限。