-
公开(公告)号：CN107871512A
公开(公告)日：2018-04-03
申请号：CN201710660044.0
申请日：2017-08-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/419 , G11C7/065 , G11C7/1096 , G11C7/12 , G11C11/4074 , G11C11/4091 , G11C11/4094 , G11C5/02 , G11C5/063 , G11C16/08 , G11C16/24
Abstract: 本发明实施例是关于一种用于存储器装置的模块，其包含高速电压节点、预充电电路及交叉耦合电路。所述预充电电路包含经配置以将存储器装置的互补第一线及第二线预充电到源极电源的电平的预充电器。所述交叉耦合电路经配置以将所述第一线及所述第二线中的一者拉到高于所述源极电压电平的所述高速电压节点处的高速电压的电平。因而，可按高速读取所述存储器装置的存储器单元。
-
公开(公告)号：CN110728999B
公开(公告)日：2022-03-11
申请号：CN201910639796.8
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 由存储器单元形成的锁存器包括配置为接收时钟信号的时钟输入端子、互补第一和第二数据端子以及锁存电路。锁存电路具有第一反相器和第二反相器。第一反相器具有耦合到第一数据端子的输入端子，并且第二反相器具有耦合到第二数据端子的输入端子。第一传输门晶体管耦合在第二反相器的输出端子和第一数据端子之间，并且第二传输门晶体管耦合在第一反相器的输出端子和第二数据端子之间。第一传输门晶体管和第二传输门晶体管的每个都具有耦合到时钟输入端子的栅极端子。第一反相器的输入端子不直接连接到第二反相器的输出端子，并且第二反相器的输入端子不直接连接到第一反相器的输出端子。本发明的实施例还涉及电路、集成电路和形成锁存电路的方法。
-
公开(公告)号：CN116884453A
公开(公告)日：2023-10-13
申请号：CN202310541304.8
申请日：2023-05-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种存储器电路包括：第一位线和第二位线，耦合至一组存储器单元；局部输入输出电路，包括第一数据线和第二数据线；第一控制电路，被配置为生成第一感测放大器信号和第二感测放大器信号；第二控制电路，被配置为响应于至少第二控制信号或第三控制信号而生成第一控制信号；开关电路，被配置为在写入操作期间将第一输入信号和第二输入信号传送至对应的第一数据线和第二数据线，并且在读取操作期间，将第一数据线和第二数据线与第一输入信号和第二输入信号电隔离；以及第一锁存器，在读取操作期间被配置为感测放大器，并且在写入操作期间被配置为写入锁存器。本发明的实施例还提供了一种操作存储器电路的方法。
-
公开(公告)号：CN110728999A
公开(公告)日：2020-01-24
申请号：CN201910639796.8
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 由存储器单元形成的锁存器包括配置为接收时钟信号的时钟输入端子、互补第一和第二数据端子以及锁存电路。锁存电路具有第一反相器和第二反相器。第一反相器具有耦合到第一数据端子的输入端子，并且第二反相器具有耦合到第二数据端子的输入端子。第一传输门晶体管耦合在第二反相器的输出端子和第一数据端子之间，并且第二传输门晶体管耦合在第一反相器的输出端子和第二数据端子之间。第一传输门晶体管和第二传输门晶体管的每个都具有耦合到时钟输入端子的栅极端子。第一反相器的输入端子不直接连接到第二反相器的输出端子，并且第二反相器的输入端子不直接连接到第一反相器的输出端子。本发明的实施例还涉及电路、集成电路和形成锁存电路的方法。
-
公开(公告)号：CN222927205U
公开(公告)日：2025-05-30
申请号：CN202421917492.6
申请日：2024-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10 , G06F30/333
Abstract: 一种输入/输出电路及记忆体电路，输入/输出电路包含旁路电路、第一锁存器、第二锁存器、第一晶体管及第二晶体管。旁路电路用以直接地接收数据信号并间接地接收写入启动信号。第一锁存器耦接于第一数据接线与第二数据接线之间。第二锁存器耦接至第一锁存器，且用以基于存在于第二数据接线上的电压准位产生数据输出信号。第一晶体管耦接至第一锁存器，且由感应启动信号门控。第二晶体管耦接至第一锁存器，且由时脉信号门控。第一晶体管及第二晶体管在输入/输出电路的多个操作模式中的每一者中交替地启动。
