公开(公告)号：CN208970499U

公开(公告)日：2019-06-11

申请号：CN201821657256.X

申请日：2018-10-12

Applicant: 瑞萨电子株式会社

Inventor： 仮屋崎修一 ,  土屋惠太 ,  冈安义隆 ,  白井航

IPC: H01L23/31 ,  H01L23/498

Abstract: 半导体器件具有布线衬底，布线衬底上安装有半导体芯片。布线衬底的布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有电源电位。布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有参考电位。子布线单元和子布线单元具有端部单元和在与端部单元相对的一侧的端部单元，并且沿“X”方向交替布置在主布线单元之间。过孔布线耦合到端部单元。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208521936U

公开(公告)日：2019-02-19

申请号：CN201820806159.6

申请日：2018-05-21

Applicant: 瑞萨电子株式会社

Inventor： 后藤洋太郎 ,  国清辰也 ,  佐藤英则

IPC: H01L27/146

Abstract: 本实用新型提供一种固态摄像元件，在具有沿纵向层叠的两个以上半导体衬底的固态摄像元件中，通过微细的插塞将半导体衬底彼此之间电连接。将覆盖具有受光元件的半导体衬底(SB1)的第一背面的绝缘膜(IF1)与覆盖搭载有半导体元件的半导体衬底(SB2)的第二主面的层间绝缘膜(IL2)彼此接合。在该接合面，贯穿绝缘膜(IF1)的插塞(PG1)与埋入层间绝缘膜(IL2)的上表面的连接孔内的插塞(PG2)接合，上述受光元件与上述半导体元件经由插塞(PG1、PG2)而电连接。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208093537U

公开(公告)日：2018-11-13

申请号：CN201820474979.X

申请日：2018-04-04

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一

IPC: H01L21/822 ,  H01L23/64 ,  H03B5/12 ,  H03F3/45

Abstract: 本实用新型涉及半导体装置和电子电路。一种半导体装置包括：形成在第一层中并且指示固定电势的多个第一导线；以及形成在堆叠于第一层上的第二层中的电感器，并且在平面图中，多个第一导线中的位于电感器的形成区域的范围内的第一导线的布线宽度被形成为比位于电感器的形成区域的范围之外的第一导线的布线宽度窄。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN207800597U

公开(公告)日：2018-08-31

申请号：CN201820270365.X

申请日：2018-02-26

Applicant: 瑞萨电子株式会社

Inventor： 萱岛祐治 ,  关口智久

IPC: H01L23/485 ,  H01L23/488

CPC classification number: H01L23/5283 ,  H01L23/5286 ,  H01L24/04 ,  H01L24/13 ,  H01L2224/0236 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/13024 ,  H01L2924/3512

Abstract: 本公开涉及半导体装置，具有：半导体基板；第一布线；第二层间绝缘膜；第一焊盘；第一绝缘膜，具有第一开口部；第二布线；以及第二焊盘，其中，在俯视观察时，所述第一布线的至少一部分与所述第一焊盘重叠，所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方，在所述第一布线中的第一区域形成有多个第二开口部，在俯视观察时，所述第一区域的至少一部分与所述连接区域重叠。本公开的一个实施例解决的一个问题是在形成焊盘后形成有再布线的半导体装置中提高可靠性。根据本公开的一个实施例的一个用途是能够提高半导体装置的可靠性。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN205726442U

公开(公告)日：2016-11-23

申请号：CN201620177508.3

申请日：2016-03-08

Applicant: 瑞萨电子株式会社

Inventor： 松野典朗

IPC: H04W88/02 ,  H04B1/40

CPC classification number: H03F3/195 ,  H01L27/0251 ,  H03F1/52 ,  H03F1/565 ,  H03F3/245 ,  H03F2200/222 ,  H03F2200/294 ,  H03F2200/451 ,  H03F2200/534 ,  H03F2200/541

Abstract: 本公开的实施例涉及一种半导体集成电路、通信模块和智能仪表，该半导体集成电路包括：变压器，其包括第一绕组和第二绕组；低噪声放大器电路，其包括输入端子，其中变压器的第二绕组的至少一端被连接至输入端子；以及开关，其被设置在变压器的第二绕组的一端与另一端之间。在其中接收信号被供给至变压器的第一绕组的时段中，开关被断开并且变压器起到用于低噪声放大器电路的输入阻抗匹配电路的作用。另一方面，在其中被连接至预定节点的另一电路操作的时段中，开关被闭合并且使得变压器变成包括预定电容的元件。

公开(公告)号：CN205645809U

公开(公告)日：2016-10-12

申请号：CN201620251282.7

申请日：2016-03-17

Applicant: 瑞萨电子株式会社

Inventor： 冈垣健

IPC: H01L27/088 ,  H01L29/10

CPC classification number: H01L27/0924 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0207 ,  H01L29/0657 ,  H03K5/134

Abstract: 本实用新型提供一种半导体器件，本实用新型的课题在于提供适用了FinFET的延迟电路。半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。

公开(公告)号：CN205050835U

公开(公告)日：2016-02-24

申请号：CN201520449677.3

申请日：2015-06-26

Applicant: 瑞萨电子株式会社

Inventor： 小野善宏 ,  木下顺弘 ,  木田刚 ,  绀野顺平 ,  坂田贤治 ,  森健太郎 ,  马场伸治

IPC: H01L23/498

CPC classification number: H01L23/49568 ,  H01L22/32 ,  H01L23/3128 ,  H01L23/4951 ,  H01L23/4952 ,  H01L23/49558 ,  H01L23/49811 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/45 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0657 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2224/0345 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05583 ,  H01L2224/05624 ,  H01L2224/05666 ,  H01L2224/06153 ,  H01L2224/06155 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13027 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16105 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/8113 ,  H01L2224/81191 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2924/00011 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/32245 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/01074 ,  H01L2924/013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2224/45147

Abstract: 本实用新型提高半导体装置的可靠性。在由保护绝缘膜(PIF)覆盖的焊盘(PD)的探针区域(PBR)形成有探针痕迹(PM)。并且，柱状电极(PE)具有：形成在开口区域(OP2)上的第1部分；和从开口区域(OP2)上向探针区域(PBR)上延伸的第2部分。此时，开口区域(OP2)的中心位置相对于与接合指形部相对的柱状电极(PE)的中心位置偏离。

公开(公告)号：CN204720445U

公开(公告)日：2015-10-21

申请号：CN201520050779.8

申请日：2015-01-23

Applicant: 瑞萨电子株式会社

Inventor： 中山圭介

IPC: H01L23/50

Abstract: 根据一个方面，半导体器件和IO单元，包括：在第一方向上交替地布置的多个第一电源线和多个第二电源线，第一电源线和第二电源线均被供应有电功率，其中被供应至第一电源的电功率的电压不同于被供应至第二电源的电功率的电压；以及形成于与在其中布置第一电源线和第二电源线的布线层不同的布线层中的第三电源线，第三电源线通过过孔被连接至多个第一电源线之中的相邻的第一电源线，其中第一电源线、第二电源线和第三电源线中的所有电源线被形成为以便在垂直于第一方向的第二方向上延伸。

公开(公告)号：CN203840064U

公开(公告)日：2014-09-17

申请号：CN201420084877.9

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 远藤武文

IPC: H02J17/00

Abstract: 本实用新型公开涉及无线供电系统。本公开的实施方式解决的一个问题是提高充电效率，使二次侧线圈等的温度上升降低，高效地进行二次电池的充电。无线供电系统具有：发送电力的电力发送部；以及非接触地接收从该电力发送部发送的电力并且对接收侧负载供给电力的电力接收部。电力发送部具有根据所施加的交流电压来产生磁场的输电线圈。电力接收部具有：根据输电线圈产生的磁场通过电磁感应产生感应电压的受电线圈；对该受电线圈所产生的感应电压进行整流以及平滑化的整流部；以及使从整流部输出的直流电压降压的电压降压部。输电线圈与受电线圈的绕组比是1:n，该n是大于1的整数。本公开的实施方式的一个用途是能够提高充电效率。

公开(公告)号：CN203826390U

公开(公告)日：2014-09-10

申请号：CN201420084985.6

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC: H01L27/115 ,  H01L29/423

CPC classification number: H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

Abstract: 本实用新型涉及半导体装置。本实用新型解决的一个问题是如何提高半导体装置的可靠性。本实用新型的半导体装置具有：第1层叠膜，隔着第1栅极绝缘膜形成在半导体基板上，包含第1选择栅电极及第1帽绝缘膜；第1存储器栅电极，隔着第2栅极绝缘膜而与第1选择栅电极的在第1方向延伸的第1侧壁相反侧的第2侧壁邻接，第1存储器栅电极在第1方向延伸；第1供电部，是第1方向中第1选择栅电极端部，在平面视图中第1供电部从第1帽绝缘膜露出；第1栓，与第1供电部的上表面连接，第1存储器栅电极相比于平面视图中第1供电部及第1帽绝缘膜之间边界更靠第1帽绝缘膜侧终止。本实用新型的一个用途是提高半导体装置的可靠性。