-
公开(公告)号：CN105826300B
公开(公告)日：2019-10-18
申请号：CN201610008571.9
申请日：2016-01-07
Applicant: 瑞萨电子株式会社
IPC: H01L23/538 , H01L25/065
Abstract: 本发明涉及一种半导体器件。为了提高在半导体芯片之间耦合的内插板的信号传输可靠性。参考电位布线和参考电位布线设置在内插板的第一布线层中设置的信号布线的两个相邻侧。而且，参考电位布线和参考电位布线设置在内插板的第二布线层中设置的信号布线的两个相邻侧。而且，信号布线和信号布线在平面图中彼此交叉。第一布线层的参考电位布线以及第二布线层的参考电位布线在它们的交叉部的周边处彼此耦合。
-
公开(公告)号：CN107306511A
公开(公告)日：2017-10-31
申请号：CN201580074666.4
申请日：2015-08-20
Applicant: 瑞萨电子株式会社
Abstract: 一个实施方式的半导体器件具有经由中介层而相互电连接的第1半导体部件以及第2半导体部件。上述中介层具有多个第1信号布线路径、以及路径距离比上述多个第1信号布线路径各自的路径距离短的多个第2信号布线路径。另外，上述第1半导体部件具备沿第1方向按顺序排列的第1电极、第2电极以及第3电极。另外，上述第2半导体部件包括沿上述第1方向按顺序排列的第4电极、第5电极以及第6电极。另外，上述第1电极经由上述第1信号布线路径而与上述第4电极连接，上述第2电极经由上述第1信号布线路径而与上述第5电极连接，上述第3电极经由上述第1信号布线路径而与上述第6电极连接。
-
公开(公告)号：CN114759005A
公开(公告)日：2022-07-15
申请号：CN202111649362.X
申请日：2021-12-30
Applicant: 瑞萨电子株式会社
IPC: H01L23/498
Abstract: 本公开涉及一种半导体设备，包括与半导体芯片电连接的布线构件，包括：第一布线层，具有多个第一导电图案；第二布线层，在布线构件的厚度方向上被布置为与第一布线层相邻，并且具有第二导电图案；以及第三布线层，在布线构件的厚度方向上被布置为与第二布线层相邻，并且具有第三导电图案。这里，在平面图中，各自贯穿第二导电图案的多个第一开口部中的被布置为彼此相邻的两个第一开口部中的每个的第一开口部与多个第一导电图案中包含的差分信号布线对重叠，并且与各自贯穿第三导电图案的多个第二开口部中的两个或更多第二开口部重叠。
-
公开(公告)号：CN103855137B
公开(公告)日：2018-05-22
申请号：CN201310656149.0
申请日：2013-12-06
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L23/04
CPC classification number: H01L25/0655 , H01L23/02 , H01L23/04 , H01L23/055 , H01L23/28 , H01L23/498 , H01L23/49816 , H01L23/562 , H01L24/33 , H01L2224/16225 , H01L2224/32225 , H01L2224/3224 , H01L2224/32245 , H01L2224/73204 , H01L2224/73253 , H01L2224/92125 , H01L2924/1015 , H01L2924/12042 , H01L2924/15311 , H01L2924/16152 , H01L2924/16251 , H01L2924/167 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/19106 , H01L2924/3511 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及半导体器件。一种其中很可能发生翘曲的半导体器件。在半导体器件中，两个半导体芯片被安装在衬底的对角线之上，并且半导体芯片中的一个位于衬底的两条对角线的交叉点之上。该半导体器件给出以下问题的解决方案。为了实现具有安装在衬底上的多个半导体芯片的半导体器件，通常衬底必须具有较大的面积。如果在不增加衬底的厚度的情况下增加衬底面积，则很可能发生半导体器件的翘曲或变形。难以或不可能将翘曲或变形的半导体器件安装在布线衬底之上。
-
公开(公告)号：CN103855137A
公开(公告)日：2014-06-11
申请号：CN201310656149.0
申请日：2013-12-06
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L23/04
CPC classification number: H01L25/0655 , H01L23/02 , H01L23/04 , H01L23/055 , H01L23/28 , H01L23/498 , H01L23/49816 , H01L23/562 , H01L24/33 , H01L2224/16225 , H01L2224/32225 , H01L2224/3224 , H01L2224/32245 , H01L2224/73204 , H01L2224/73253 , H01L2224/92125 , H01L2924/1015 , H01L2924/12042 , H01L2924/15311 , H01L2924/16152 , H01L2924/16251 , H01L2924/167 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/19106 , H01L2924/3511 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及半导体器件。一种其中很可能发生翘曲的半导体器件。在半导体器件中，两个半导体芯片被安装在衬底的对角线之上，并且半导体芯片中的一个位于衬底的两条对角线的交叉点之上。该半导体器件给出以下问题的解决方案。为了实现具有安装在衬底上的多个半导体芯片的半导体器件，通常衬底必须具有较大的面积。如果在不增加衬底的厚度的情况下增加衬底面积，则很可能发生半导体器件的翘曲或变形。难以或不可能将翘曲或变形的半导体器件安装在布线衬底之上。
-
Patent Agency Ranking
公开(公告)号：CN110034085A
公开(公告)日：2019-07-19
申请号：CN201811583769.5
申请日：2018-12-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/492 , H01L23/498 , H01L25/07
Abstract: 本发明公开了一种半导体器件，实现了半导体器件的性能的改进。该半导体器件包括半导体芯片，该半导体芯片包括第一电路和在其上安装半导体芯片的布线基板。布线基板包括传输被输入到半导体芯片的输入信号的导线(输入信号导线)、传输从半导体芯片输出的输出信号的导线(输出信号导线)、以及被供应有参考电位的第一导体平面。当导线横截面积被定义为每个导线在正交于其中导线延伸方向的方向上的横截面积时，每个输入信号导线的导线横截面积小于每个输出信号导线的导线横截面积。在布线基板的厚度方向上，每个输入信号导线被插入在第二导体平面与第三导体平面之间，第二导体平面和第三导体平面中的每个被供应有参考电位。
-
公开(公告)号：CN109671683A
公开(公告)日：2019-04-23
申请号：CN201811190306.2
申请日：2018-10-12
Applicant: 瑞萨电子株式会社
IPC: H01L23/31 , H01L23/498
Abstract: 半导体器件具有布线衬底，布线衬底上安装有半导体芯片。布线衬底的布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有电源电位。布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有参考电位。子布线单元和子布线单元具有端部单元和在与端部单元相对的一侧的端部单元，并且沿“X”方向交替布置在主布线单元之间。过孔布线耦合到端部单元。
-
公开(公告)号：CN107306511B
公开(公告)日：2020-06-02
申请号：CN201580074666.4
申请日：2015-08-20
Applicant: 瑞萨电子株式会社
IPC: H01L23/538 , H01L25/04 , H01L25/18
Abstract: 一个实施方式的半导体器件具有经由中介层而相互电连接的第1半导体部件以及第2半导体部件。上述中介层具有多个第1信号布线路径、以及路径距离比上述多个第1信号布线路径各自的路径距离短的多个第2信号布线路径。另外，上述第1半导体部件具备沿第1方向按顺序排列的第1电极、第2电极以及第3电极。另外，上述第2半导体部件包括沿上述第1方向按顺序排列的第4电极、第5电极以及第6电极。另外，上述第1电极经由上述第1信号布线路径而与上述第4电极连接，上述第2电极经由上述第1信号布线路径而与上述第5电极连接，上述第3电极经由上述第1信号布线路径而与上述第6电极连接。
-
公开(公告)号：CN105826300A
公开(公告)日：2016-08-03
申请号：CN201610008571.9
申请日：2016-01-07
Applicant: 瑞萨电子株式会社
IPC: H01L23/538 , H01L25/065
Abstract: 本发明涉及一种半导体器件。为了提高在半导体芯片之间耦合的内插板的信号传输可靠性。参考电位布线和参考电位布线设置在内插板的第一布线层中设置的信号布线的两个相邻侧。而且，参考电位布线和参考电位布线设置在内插板的第二布线层中设置的信号布线的两个相邻侧。而且，信号布线和信号布线在平面图中彼此交叉。第一布线层的参考电位布线以及第二布线层的参考电位布线在它们的交叉部的周边处彼此耦合。
-
公开(公告)号：CN110034085B
公开(公告)日：2024-07-12
申请号：CN201811583769.5
申请日：2018-12-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/492 , H01L23/498 , H01L25/07
Abstract: 本发明公开了一种半导体器件，实现了半导体器件的性能的改进。该半导体器件包括半导体芯片，该半导体芯片包括第一电路和在其上安装半导体芯片的布线基板。布线基板包括传输被输入到半导体芯片的输入信号的导线(输入信号导线)、传输从半导体芯片输出的输出信号的导线(输出信号导线)、以及被供应有参考电位的第一导体平面。当导线横截面积被定义为每个导线在正交于其中导线延伸方向的方向上的横截面积时，每个输入信号导线的导线横截面积小于每个输出信号导线的导线横截面积。在布线基板的厚度方向上，每个输入信号导线被插入在第二导体平面与第三导体平面之间，第二导体平面和第三导体平面中的每个被供应有参考电位。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
