公开(公告)号：CN109119423A

公开(公告)日：2019-01-01

申请号：CN201810658951.6

申请日：2018-06-20

申请人： 瑞萨电子株式会社

发明人： 吉富敦司 ,  川岛祥之

IPC分类号： H01L27/11563 ,  H01L27/11568

摘要： 本公开涉及半导体装置及其制造方法。本发明的目的之一在于提供一种半导体装置，该半导体装置通过将包括鳍式晶体管的MONOS存储器的鳍的形状导致的电子和空穴到电荷累积膜中的注入分布的不均匀性缓和来具有改善的可靠性。在形成在鳍之上的构造存储器单元的存储器栅极电极中，与ONO膜邻接的覆盖鳍的上表面的部分和与ONO膜邻接的覆盖鳍的侧表面的部分分别由功函数不同的电极材料制成，它们之间的边界表面位于鳍的上表面下方。

公开(公告)号：CN104022114B

公开(公告)日：2018-11-30

申请号：CN201410067784.X

申请日：2014-02-27

申请人： 瑞萨电子株式会社

发明人： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC分类号： H01L27/105 ,  H01L21/8239

CPC分类号： H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

摘要： 在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

公开(公告)号：CN105938838A

公开(公告)日：2016-09-14

申请号：CN201610096881.0

申请日：2016-02-23

申请人： 瑞萨电子株式会社

发明人： 阿部智 ,  茶木原启 ,  梅田恭子 ,  川岛祥之 ,  齐藤健太郎

IPC分类号： H01L27/115

CPC分类号： H01L28/60 ,  H01L27/0629 ,  H01L27/11573 ,  H01L27/11563

摘要： 本发明涉及半导体装置的制造方法。本发明还提供了一种包括非易失性存储器、新颖的堆叠的电容性元件的半导体装置。所述半导体装置包括堆叠的电容性元件，其包括由形成在半导体衬底中的n型阱区制成的第一电容电极，被形成以隔着第一电容绝缘膜覆盖所述第一电容电极的第二电容电极，被形成以隔着第二电容绝缘膜覆盖所述第二电容电极的第三电容电极，被形成以隔着第三电容绝缘膜覆盖所述第三电容电极的第四电容电极。第一电位被施加到第一和第三电容电极，并且与所述第一电位不同的第二电位被施加到第二和第四电容电极。

公开(公告)号：CN101051652B

公开(公告)日：2011-05-18

申请号：CN200710092268.2

申请日：2007-04-03

申请人： 瑞萨电子株式会社

发明人： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  桥本孝司

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC分类号： H01L29/7885 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328

摘要： 提供了一种半导体器件，其在半导体衬底上方具有彼此接近并构成非易失性存储器的控制栅电极和存储栅电极。存储栅电极的高度低于控制栅栅电极的高度。金属硅化物膜形成在控制栅电极的上表面上方，但不形成在存储栅电极的上表面上方。存储栅电极在其上表面上方具有由氧化硅制成的侧壁绝缘膜。该侧壁绝缘膜在用于在存储栅电极和控制栅电极的侧壁上方形成相应侧壁绝缘膜的同一步骤中形成。本发明使得可以提高具有非易失性存储器的半导体器件的产品成品率和性能。

公开(公告)号：CN109119423B

公开(公告)日：2023-08-22

申请号：CN201810658951.6

申请日：2018-06-20

申请人： 瑞萨电子株式会社

发明人： 吉富敦司 ,  川岛祥之

IPC分类号： H10B43/00 ,  H10B43/30

摘要： 本公开涉及半导体装置及其制造方法。本发明的目的之一在于提供一种半导体装置，该半导体装置通过将包括鳍式晶体管的MONOS存储器的鳍的形状导致的电子和空穴到电荷累积膜中的注入分布的不均匀性缓和来具有改善的可靠性。在形成在鳍之上的构造存储器单元的存储器栅极电极中，与ONO膜邻接的覆盖鳍的上表面的部分和与ONO膜邻接的覆盖鳍的侧表面的部分分别由功函数不同的电极材料制成，它们之间的边界表面位于鳍的上表面下方。

公开(公告)号：CN107799609B

公开(公告)日：2022-08-12

申请号：CN201710679467.7

申请日：2017-08-10

申请人： 瑞萨电子株式会社

发明人： 川岛祥之 ,  井上真雄 ,  吉富敦司

IPC分类号： H01L29/792 ,  H01L27/11568 ,  H01L21/28

摘要： 本发明涉及半导体器件及其制造方法。一种存储单元，其包括控制栅电极和存储栅电极。控制栅电极被形成在包括半导体衬底一部分的鳍FA的上表面和侧壁上方。存储栅电极在相邻于控制栅电极的一个侧表面的位置中通过ONO膜被形成在控制栅电极的一个侧表面以及鳍的上表面和侧壁上方。而且，控制栅电极和存储栅电极由n型多晶硅形成。第一金属膜被设置在栅电极和控制栅电极之间。第二金属膜被设置在ONO膜和存储栅电极之间。第一金属膜的功函数大于第二金属膜的功函数。

公开(公告)号：CN106469723A

公开(公告)日：2017-03-01

申请号：CN201610548391.X

申请日：2016-07-13

申请人： 瑞萨电子株式会社

发明人： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC分类号： H01L27/02 ,  H01L27/115

CPC分类号： H01L21/28282 ,  H01L27/0629 ,  H01L27/11573 ,  H01L28/60 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/0207 ,  H01L21/77

摘要： 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。(26)、形成于控制栅极电极(15)下的栅极绝缘膜

公开(公告)号：CN106469723B

公开(公告)日：2021-12-07

申请号：CN201610548391.X

申请日：2016-07-13

申请人： 瑞萨电子株式会社

发明人： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC分类号： H01L27/02 ,  H01L27/11563 ,  H01L27/11568

摘要： 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。

公开(公告)号：CN107819040A

公开(公告)日：2018-03-20

申请号：CN201710811212.1

申请日：2017-09-11

申请人： 瑞萨电子株式会社

发明人： 吉富敦司 ,  川岛祥之

IPC分类号： H01L29/792 ,  H01L27/11568 ,  H01L27/1157 ,  H01L21/336

CPC分类号： H01L27/1157 ,  H01L29/40117 ,  H01L29/408 ,  H01L29/42344 ,  H01L29/4983 ,  H01L29/66833 ,  H01L29/78 ,  H01L29/792 ,  H01L27/11568

摘要： 本发明涉及一种半导体器件及其制造方法。提高具有非易失性存储器的半导体器件的可靠性和性能。控制栅电极经由第一绝缘膜形成在半导体衬底上。存储器栅电极经由具有电荷积累部的第二绝缘膜形成在半导体衬底上。第二绝缘膜横跨半导体衬底和存储器栅电极之间以及控制栅电极和存储器栅电极之间地形成。在控制栅电极和存储器栅电极之间，第三绝缘膜形成在第二绝缘膜和存储器栅电极之间。第三绝缘膜未形成在存储器栅电极之下。存储器栅电极的一部分存在于第三绝缘膜的下端面之下。

公开(公告)号：CN107799609A

公开(公告)日：2018-03-13

申请号：CN201710679467.7

申请日：2017-08-10

申请人： 瑞萨电子株式会社

发明人： 川岛祥之 ,  井上真雄 ,  吉富敦司

IPC分类号： H01L29/792 ,  H01L27/11568 ,  H01L21/28

CPC分类号： H01L29/792 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/40117 ,  H01L29/42344 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/7856 ,  H01L27/11568

摘要： 本发明涉及半导体器件及其制造方法。一种存储单元，其包括控制栅电极和存储栅电极。控制栅电极被形成在包括半导体衬底一部分的鳍FA的上表面和侧壁上方。存储栅电极在相邻于控制栅电极的一个侧表面的位置中通过ONO膜被形成在控制栅电极的一个侧表面以及鳍的上表面和侧壁上方。而且，控制栅电极和存储栅电极由n型多晶硅形成。第一金属膜被设置在栅电极和控制栅电极之间。第二金属膜被设置在ONO膜和存储栅电极之间。第一金属膜的功函数大于第二金属膜的功函数。