半导体器件
    1.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114551465A

    公开(公告)日:2022-05-27

    申请号:CN202111287019.5

    申请日:2021-11-02

    摘要: 本公开涉及半导体器件。一种作为非易失性存储器单元的存储器单元包括:具有能够保持电荷的电荷存储层的栅极绝缘膜、以及形成在栅极绝缘膜上的存储器栅极电极。电荷存储层包括包含铪和硅的第一绝缘膜、以及形成在第一绝缘膜上并且包含铪和硅的第二绝缘膜。这里,第一绝缘膜的铪浓度低于第二绝缘膜的铪浓度,并且第一绝缘膜的带隙大于第二绝缘膜的带隙。

    半导体器件及其制造方法

    公开(公告)号:CN110729301A

    公开(公告)日:2020-01-24

    申请号:CN201910521429.8

    申请日:2019-06-17

    摘要: 本公开的实施例涉及半导体器件及其制造方法。一种作为非易失性存储器单元的存储器单元包括栅极电介质膜,其具有能够保持电荷的电荷存储层,以及存储器栅电极,其形成在栅极电介质膜上。电荷存储层包括绝缘膜,其包含铪、硅和氧插入层,其形成在绝缘膜上并且包含铝,以及绝缘膜,其形成在插入层上并且包含铪、硅和氧。

    半导体器件及其制造方法

    公开(公告)号:CN107799609B

    公开(公告)日:2022-08-12

    申请号:CN201710679467.7

    申请日:2017-08-10

    摘要: 本发明涉及半导体器件及其制造方法。一种存储单元,其包括控制栅电极和存储栅电极。控制栅电极被形成在包括半导体衬底一部分的鳍FA的上表面和侧壁上方。存储栅电极在相邻于控制栅电极的一个侧表面的位置中通过ONO膜被形成在控制栅电极的一个侧表面以及鳍的上表面和侧壁上方。而且,控制栅电极和存储栅电极由n型多晶硅形成。第一金属膜被设置在栅电极和控制栅电极之间。第二金属膜被设置在ONO膜和存储栅电极之间。第一金属膜的功函数大于第二金属膜的功函数。

    半导体器件及其制造方法

    公开(公告)号:CN104425576B

    公开(公告)日:2019-04-05

    申请号:CN201410371208.4

    申请日:2014-07-30

    摘要: 本发明提供一种半导体器件及其制造方法,提高具有存储元件的半导体器件的性能。在半导体衬底(SB)上形成存储元件用的栅极绝缘膜即绝缘膜(MZ),在绝缘膜(MZ)上形成存储元件用的栅极(MG)。绝缘膜(MZ)具有第一绝缘膜、第一绝缘膜之上的第二绝缘膜和第二绝缘膜之上的第三绝缘膜,第二绝缘膜是具有电荷累积功能的高介电常数绝缘膜,并含有铪、硅和氧。第一绝缘膜及第三绝缘膜的各自的带隙比第二绝缘膜的带隙大。

    半导体器件及其制造方法

    公开(公告)号:CN110729301B

    公开(公告)日:2024-11-08

    申请号:CN201910521429.8

    申请日:2019-06-17

    摘要: 本公开的实施例涉及半导体器件及其制造方法。一种作为非易失性存储器单元的存储器单元包括栅极电介质膜,其具有能够保持电荷的电荷存储层,以及存储器栅电极,其形成在栅极电介质膜上。电荷存储层包括绝缘膜,其包含铪、硅和氧插入层,其形成在绝缘膜上并且包含铝,以及绝缘膜,其形成在插入层上并且包含铪、硅和氧。

    半导体器件及其制造方法

    公开(公告)号:CN104009037B

    公开(公告)日:2019-01-22

    申请号:CN201410067215.5

    申请日:2014-02-26

    IPC分类号: H01L27/105 H01L21/8239

    摘要: 本发明涉及半导体器件及其制造方法。为了控制层叠多晶硅膜的晶粒生长,提供一种制造半导体器件的方法。该方法包括:在衬底上(10)形成第一多晶硅膜(21);在第一多晶硅膜(21)的表面上形成层间氧化物层(22);在第一多晶硅膜(21)上方形成与层间氧化物层(22)接触的第二多晶硅膜(23);以及在形成第二多晶硅膜(23)之后,在包含氮的气体气氛下,在高于第一和第二多晶硅膜的膜形成温度的温度下执行退火。