公开(公告)号：CN109473438B

公开(公告)日：2023-11-03

申请号：CN201810972221.3

申请日：2018-08-24

Applicant: 瑞萨电子株式会社

Inventor： 山下朋弘

IPC: H10B43/10 ,  H10B43/30 ,  H01L23/538 ,  H01L21/768 ,  H01L21/336

Abstract: 本公开涉及一种半导体器件及其制造方法。在从半导体衬底的上表面突出的鳍的上表面上，通过栅极绝缘膜形成控制栅电极以及通过栅极绝缘膜形成存储栅电极。半导体区域形成在控制栅电极旁边的鳍中。在半导体区域上，形成绝缘膜、第一层间绝缘膜和第二层间绝缘膜。在第二层间绝缘膜、第一层间绝缘膜和绝缘膜中形成到达半导体区域的插塞。覆盖膜形成在控制栅电极和层间绝缘膜之间，并且插塞还定位在覆盖膜正上方。

公开(公告)号：CN106469733B

公开(公告)日：2021-12-07

申请号：CN201610675875.0

申请日：2016-08-16

Applicant: 瑞萨电子株式会社

Inventor： 山本有纪 ,  山下朋弘

IPC: H01L27/11563 ,  H01L27/11573 ,  H01L27/11568

Abstract: 本发明提供一种能够提高半导体装置的性能的半导体装置的制造方法。在电阻元件形成区域(RR)中，在半导体基板(SB)上形成由硅构成的膜(CF1)，向膜(CF1)离子注入由从第14族元素及第18族元素所构成的组中选择出的至少一种元素形成的杂质，形成由离子注入了杂质的部分的膜(CF1)构成的膜部(CF12)。接下来，在存储器形成区域(MR)中，在半导体基板(SB)上形成内部具有电荷蓄积部的绝缘膜(IFG)，在绝缘膜(IFG)上形成导电膜(CF2)。

公开(公告)号：CN104637964B

公开(公告)日：2019-05-10

申请号：CN201410641781.2

申请日：2014-11-06

Applicant: 瑞萨电子株式会社

Inventor： 西田征男 ,  山下朋弘 ,  山本有纪

IPC: H01L27/146 ,  H01L21/82 ,  H01L21/28 ,  H04N5/335

Abstract: 本发明提供了一种固态图像传感器件及其制造方法，改善了图像传感器的性能。在平面图中，氟被引入到放大晶体管的栅极电极GE1中的与沟道区域重叠的部分中，但不被引入到半导体衬底1S的内部中。具体地，如图20所示，按照使栅极电极GE1中的与沟道区域平面地重叠的部分开口的方式，对抗蚀膜FR1进行图案化。然后，将其中形成开口OP1的抗蚀膜FR1用作掩膜，通过离子注入法，将氟注射到从开口OP1中暴露出来的栅极电极GE1的内部中。

公开(公告)号：CN104009004B

公开(公告)日：2018-10-23

申请号：CN201410062175.5

申请日：2014-02-24

Applicant: 瑞萨电子株式会社

Inventor： 西田征男 ,  山下朋弘

IPC: H01L27/11573 ,  H01L29/792 ,  H01L21/28 ,  H01L29/06 ,  H01L29/423 ,  H01L27/11563 ,  H01L21/336

Abstract: 本发明涉及半导体装置的制造方法和半导体装置。目的在于改善半导体装置的性能。在一种半导体装置的制造方法中，在其表面上形成有绝缘膜的半导体衬底上形成金属膜，随后去除存储单元区域内的所述金属膜，而保留外围电路区域的一部分内的金属膜。接下来，在半导体衬底上形成硅膜，然后在所述存储单元区域内使所述硅膜图案化，而在外围电路区域内保留所述硅膜以使得残留金属膜的外周部由硅膜覆盖。随后在外围电路区域中，使硅膜、金属膜和绝缘膜图案化以形成由所述绝缘膜构成的绝缘膜部、由所述金属膜构成的金属膜部以及所述硅膜构成的导电膜部。

公开(公告)号：CN104009004A

公开(公告)日：2014-08-27

申请号：CN201410062175.5

申请日：2014-02-24

Applicant: 瑞萨电子株式会社

Inventor： 西田征男 ,  山下朋弘

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/423

CPC classification number: H01L29/792 ,  H01L21/28008 ,  H01L21/28282 ,  H01L27/11563 ,  H01L27/11573 ,  H01L29/0653 ,  H01L29/42344 ,  H01L29/66833

Abstract: 本发明涉及半导体装置的制造方法和半导体装置。目的在于改善半导体装置的性能。在一种半导体装置的制造方法中，在其表面上形成有绝缘膜的半导体衬底上形成金属膜，随后去除存储单元区域内的所述金属膜，而保留外围电路区域的一部分内的金属膜。接下来，在半导体衬底上形成硅膜，然后在所述存储单元区域内使所述硅膜图案化，而在外围电路区域内保留所述硅膜以使得残留金属膜的外周部由硅膜覆盖。随后在外围电路区域中，使硅膜、金属膜和绝缘膜图案化以形成由所述绝缘膜构成的绝缘膜部、由所述金属膜构成的金属膜部以及所述硅膜构成的导电膜部。

公开(公告)号：CN102612736A

公开(公告)日：2012-07-25

申请号：CN200980161790.9

申请日：2009-10-06

Applicant: 瑞萨电子株式会社

Inventor： 山下朋弘 ,  西田征男 ,  林岳 ,  山本芳树 ,  井上真雄

IPC: H01L21/336 ,  H01L21/314 ,  H01L21/316 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L21/823857 ,  H01L21/02181 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/28176 ,  H01L21/28194 ,  H01L29/513 ,  H01L29/517

Abstract: 制造一种包括n沟道型MISFET(Qn)的半导体器件，该n沟道型MISFET(Qn)具有含有铪、稀土类元素和氧作为主要成分的作为高介电常数栅绝缘膜的含Hf绝缘膜(5)和作为金属栅电极的栅电极(GE1)。含Hf绝缘膜(5)是从下面起依次形成含有铪和氧作为主要成分的第一含Hf膜、含有稀土类元素作为主要成分的稀土类膜、和含有铪和氧作为主要成分的第二含Hf膜，使它们发生反应而形成的。

公开(公告)号：CN108807415B

公开(公告)日：2023-12-12

申请号：CN201810367957.8

申请日：2018-04-23

Applicant: 瑞萨电子株式会社

Inventor： 山下朋弘 ,  绪方完 ,  藤户正道 ,  齐藤朋也

IPC: H10B43/30 ,  H01L23/64 ,  H01L29/423

Abstract: 为了减小在半导体衬底上包括非易失性存储器和电容元件的半导体设备的尺寸，本公开提供了一种半导体设备。在半导体衬底的主面的电容元件区域中，从主面突出的鳍沿着Y方向布置同时沿着X方向延伸。在半导体衬底的主面的电容元件区域中，电容元件的电容器电极沿着X方向交替布置同时与鳍相交。鳍形成在布置在半导体衬底的非易失性存储器的存储器单元阵列中布置的其他鳍的形成步骤中。在非易失性存储器的控制栅电极的形成步骤中形成一个电容器电极。在非易失性存储器的存储栅电极的形成步骤中形成另一电容器电极。

公开(公告)号：CN106486489B

公开(公告)日：2022-08-02

申请号：CN201610578765.2

申请日：2016-07-21

Applicant: 瑞萨电子株式会社

Inventor： 山下朋弘

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 本发明涉及半导体装置，提高半导体装置的性能。半导体装置具有：凸片(FA)，作为半导体基板(1)的一部分并且从半导体基板(1)的主面(1a)突出，在第1方向上具有宽度并且在第2方向上延伸；控制栅极电极(CG)，隔着栅极绝缘膜(GIt)地配置于凸片(FA)上，在第1方向上延伸；以及存储器栅极电极(MG)，隔着栅极绝缘膜(GIm)地配置于凸片(FA)上，在第1方向上延伸。并且，膜厚比栅极绝缘膜(GIt)厚的栅极绝缘膜(GIm)所介于的配置有存储器栅极电极(MG)的区域的凸片(FA)的宽度(WM1)比栅极绝缘膜(GIt)所介于的配置有控制栅极电极(CG)的区域的凸片(FA)的宽度(WC1)窄。

公开(公告)号：CN106952920B

公开(公告)日：2021-12-24

申请号：CN201611236524.6

申请日：2016-12-28

Applicant: 瑞萨电子株式会社

Inventor： 津田是文 ,  山下朋弘

IPC: H01L27/11521 ,  H01L27/11568

Abstract: 本公开涉及半导体器件及其制造方法。当存储单元形成在第一鳍之上且低击穿电压晶体管形成在第二鳍之上时，用于划分存储单元区域中的第一鳍的第一沟槽的深度被制成为大于用于划分逻辑区域中的第二鳍的第二沟槽的深度。从而，在垂直于半导体衬底的主面的方向上，存储单元区域中的第一鳍的上表面和元件隔离区域的底表面之间的距离大于逻辑区域中的第二鳍的上表面与元件隔离区域的底表面之间的距离。

公开(公告)号：CN108807415A

公开(公告)日：2018-11-13

申请号：CN201810367957.8

申请日：2018-04-23

Applicant: 瑞萨电子株式会社

Inventor： 山下朋弘 ,  绪方完 ,  藤户正道 ,  齐藤朋也

IPC: H01L27/11568 ,  H01L23/64 ,  H01L29/423

Abstract: 为了减小在半导体衬底上包括非易失性存储器和电容元件的半导体设备的尺寸，本公开提供了一种半导体设备。在半导体衬底的主面的电容元件区域中，从主面突出的鳍沿着Y方向布置同时沿着X方向延伸。在半导体衬底的主面的电容元件区域中，电容元件的电容器电极沿着X方向交替布置同时与鳍相交。鳍形成在布置在半导体衬底的非易失性存储器的存储器单元阵列中布置的其他鳍的形成步骤中。在非易失性存储器的控制栅电极的形成步骤中形成一个电容器电极。在非易失性存储器的存储栅电极的形成步骤中形成另一电容器电极。