公开(公告)号：CN106469723B

公开(公告)日：2021-12-07

申请号：CN201610548391.X

申请日：2016-07-13

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC: H01L27/02 ,  H01L27/11563 ,  H01L27/11568

Abstract: 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。

公开(公告)号：CN116705840A

公开(公告)日：2023-09-05

申请号：CN202310192134.7

申请日：2023-03-02

Applicant: 瑞萨电子株式会社

Inventor： 杉山秀树

IPC: H01L29/08 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括形成在半导体衬底的有源区域中的阱区域、经由栅极电介质膜形成在阱区域上的栅极电极，以及形成在阱区域中的源极区域和漏极区域。在有源区域在第一方向上的两个端部附近，在阱区域形成第一区域和第二区域，第一区域和第二区域具有与阱区域相同的导电类型并且具有比阱区域的杂质浓度高的杂质浓度。第一区域和第二区域在垂直于第一方向的第二方向上彼此间隔开，并且它们中的每个的至少一部分位于栅极电极之下。第一区域和第二区域未形成在有源区域在第一方向上的中心部分处。

公开(公告)号：CN106469723A

公开(公告)日：2017-03-01

申请号：CN201610548391.X

申请日：2016-07-13

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC: H01L27/02 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/0629 ,  H01L27/11573 ,  H01L28/60 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/0207 ,  H01L21/77

Abstract: 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。(26)、形成于控制栅极电极(15)下的栅极绝缘膜