公开(公告)号：CN105321954B

公开(公告)日：2020-05-22

申请号：CN201510461172.3

申请日：2015-07-30

申请人： 瑞萨电子株式会社

发明人： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC分类号： H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11524 ,  H01L27/11534 ,  H01L21/28

摘要： 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

公开(公告)号：CN106469723A

公开(公告)日：2017-03-01

申请号：CN201610548391.X

申请日：2016-07-13

申请人： 瑞萨电子株式会社

发明人： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC分类号： H01L27/02 ,  H01L27/115

CPC分类号： H01L21/28282 ,  H01L27/0629 ,  H01L27/11573 ,  H01L28/60 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/0207 ,  H01L21/77

摘要： 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。(26)、形成于控制栅极电极(15)下的栅极绝缘膜

公开(公告)号：CN105226064A

公开(公告)日：2016-01-06

申请号：CN201510368628.1

申请日：2015-06-29

申请人： 瑞萨电子株式会社

发明人： 大形公士 ,  川嶋祥之 ,  茶木原启 ,  林伦弘

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L29/788 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/26513 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11573 ,  H01L29/0607 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/40117 ,  H01L29/42324 ,  H01L29/42344 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

摘要： 本申请涉及半导体器件及其制造方法。公开了一种具有提高的可靠性的半导体器件。在根据一个实施例的半导体器件中，沿X方向延伸的元件隔离区域具有交叉区域，该交叉区域与沿Y方向延伸的存储器栅极电极在平面图中交叉，Y方向与X方向以直角相交。在这种情况下，在交叉区域中，靠近源极区域的一个边沿侧的在Y方向上的宽度大于靠近控制栅极电极的另一边沿侧的在Y方向上的宽度。

公开(公告)号：CN104183562A

公开(公告)日：2014-12-03

申请号：CN201410226036.1

申请日：2014-05-26

申请人： 瑞萨电子株式会社

发明人： 石井泰之 ,  茶木原启

IPC分类号： H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L25/16

CPC分类号： H01L23/5223 ,  H01L21/28273 ,  H01L21/76805 ,  H01L21/76895 ,  H01L27/11521 ,  H01L27/1157 ,  H01L29/42344 ,  H01L29/66545 ,  H01L29/66833 ,  H01L29/7885 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

摘要： 改善半导体器件的性能。一种半导体器件具有彼此远离地形成在半导体衬底之上的第一电极和虚设电极、形成在第一电极和虚设电极之间、第一电极的周缘侧表面处以及虚设电极的周缘侧表面处的第二电极、以及形成在第一电极和第二电极之间的电容性绝缘膜。第一电极、第二电极和电容性绝缘膜形成电容性元件。此外，半导体器件具有第一插塞和第二插塞，第一插塞穿透层间绝缘膜并与第一电极电耦合，第二插塞穿透层间绝缘膜并与形成在与第一电极侧相对的虚设电极的侧表面处的第二电极的部分电耦合。

公开(公告)号：CN104022083A

公开(公告)日：2014-09-03

申请号：CN201310723720.6

申请日：2013-12-25

申请人： 瑞萨电子株式会社

发明人： 鳥羽功一 ,  茶木原启 ,  川嶋祥之 ,  齐藤健太郎 ,  桥本孝司

IPC分类号： H01L21/8247 ,  H01L21/318

CPC分类号： H01L29/7847 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/3105 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823468 ,  H01L27/0922 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/66833

摘要： 本公开涉及制造半导体器件的方法。实现了具有非易失性存储器的半导体器件的特性的改进。形成第一MISFET、第二MISFET和存储器单元，并在其上形成由氧化硅膜制成的停止膜。然后，在停止膜上，形成由氮化硅膜制成的应力施加膜，并去除第二MISFET和存储器单元上的应力施加膜。之后，进行热处理以给第一MISFET施加应力。因此，SMT没有给每个元件施加，而是选择性地施加。这可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的第二MISFET的劣化的程度。这还可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的存储器单元的特性的劣化的程度。

公开(公告)号：CN106469728A

公开(公告)日：2017-03-01

申请号：CN201610589331.2

申请日：2016-07-22

申请人： 瑞萨电子株式会社

发明人： 茶木原启 ,  阿部智

IPC分类号： H01L27/115

CPC分类号： H01L27/11573 ,  H01L27/0629 ,  H01L28/90 ,  H01L29/66181 ,  H01L29/7833 ,  H01L27/11517 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11551

摘要： 本发明提供一种半导体器件，其目的为实现具有非易失性存储器的半导体器件的小型化。存储单元(MC)具有栅绝缘膜(GIt)、控制栅电极(CG)、盖绝缘膜(CP1)、盖层(CP2)、栅绝缘膜(GIm)及存储栅电极(MG)。层叠型电容元件(CSA)具有：电容电极(CE2A)，由子电极(CE21A)和利用在子电极(CE21A)上以规定间隔配置且具有上表面以及侧面的凸台部(突起部)形成的子电极(CE22A)构成；电容绝缘膜(CZ2A)，沿着子电极(CE21A)的上表面及子电极(CE22A)的上表面和侧面形成；和电容电极(CE3A)，形成在电容绝缘膜(CZ2A)上。并且，控制栅电极以及子电极(CE21A)由导体膜(5)形成，盖层以及子电极(CE22A)由导体膜(7)形成，存储栅电极和电容电极由导体膜(9)形成。

公开(公告)号：CN105938838A

公开(公告)日：2016-09-14

申请号：CN201610096881.0

申请日：2016-02-23

申请人： 瑞萨电子株式会社

发明人： 阿部智 ,  茶木原启 ,  梅田恭子 ,  川岛祥之 ,  齐藤健太郎

IPC分类号： H01L27/115

CPC分类号： H01L28/60 ,  H01L27/0629 ,  H01L27/11573 ,  H01L27/11563

摘要： 本发明涉及半导体装置的制造方法。本发明还提供了一种包括非易失性存储器、新颖的堆叠的电容性元件的半导体装置。所述半导体装置包括堆叠的电容性元件，其包括由形成在半导体衬底中的n型阱区制成的第一电容电极，被形成以隔着第一电容绝缘膜覆盖所述第一电容电极的第二电容电极，被形成以隔着第二电容绝缘膜覆盖所述第二电容电极的第三电容电极，被形成以隔着第三电容绝缘膜覆盖所述第三电容电极的第四电容电极。第一电位被施加到第一和第三电容电极，并且与所述第一电位不同的第二电位被施加到第二和第四电容电极。

公开(公告)号：CN105321954A

公开(公告)日：2016-02-10

申请号：CN201510461172.3

申请日：2015-07-30

申请人： 瑞萨电子株式会社

发明人： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC分类号： H01L27/115 ,  H01L21/28

摘要： 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

公开(公告)号：CN106469723B

公开(公告)日：2021-12-07

申请号：CN201610548391.X

申请日：2016-07-13

申请人： 瑞萨电子株式会社

发明人： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC分类号： H01L27/02 ,  H01L27/11563 ,  H01L27/11568

摘要： 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。

公开(公告)号：CN104022118B

公开(公告)日：2018-07-17

申请号：CN201410042001.2

申请日：2014-01-28

申请人： 瑞萨电子株式会社

发明人： 齐藤健太郎 ,  茶木原启

IPC分类号： H01L27/115

CPC分类号： H01L27/11568 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/32133 ,  H01L27/1157 ,  H01L29/0642 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792

摘要： 本发明公开了一种半导体器件及其制造方法，提高半导体器件的性能。半导体器件具有沿着栅极长度方向间隔开的第一控制栅极电极和第二控制栅极电极、在第一控制栅极电极之上形成的第一帽绝缘膜以及在第二控制栅极电极之上形成的第二帽绝缘膜。另外，半导体器件具有在第一控制栅极电极的与第二控制栅极电极相对的侧上布置的第一存储器栅极电极和在第二控制栅极电极的与第一控制栅极电极相对的侧上布置的第二存储器栅极电极。在第二控制栅极电极侧上在第一帽绝缘膜的顶表面处的末端处于比第一控制栅极电极的在第二控制栅极电极侧上的侧表面更接近第一存储器栅极电极侧。